内存装置制造方法及图纸

本发明专利技术公开一种内存装置，其包含多条沿一第一方向延伸的字符线，及至少一内存单元。至少一内存单元包含沿相异于第一方向的一第二方向排列的多个内存组件群组，每一内存组件群组包含多个内存组件；及至少一条位元线沿第二方向延伸；及至少一条列字符线沿第二方向延伸；及沿第一方向延伸的多条行字符线；及多个列开关，每一列开关具有耦接于至少一条列字符线的一控制端，耦接于多个内存组件群组其中之一的一第一端，及耦接于至少一条位元线的一第二端；及多个行开关，每一行开关具有耦接于一相对应行字符线的一控制端，每一行开关和一相对应列开关串连耦接于多个内存组件群组其中之一及至少一条位元线之间。本发明专利技术提供的内存装置可以减少功率消耗。装置可以减少功率消耗。装置可以减少功率消耗。

【技术实现步骤摘要】
内存装置


[0001]本专利技术相关于一种内存装置，尤指一种具有低功耗的内存装置。

技术介绍

[0002]请参考图1，图1是现有内存装置的示意图。如图1所示，内存装置100包含多个内存组件MC，多条字符线WL0
‑
WL255，以及多条位元线BL0
‑
BL255。内存组件MC是以数组型式设置。举例来说，多个内存组件MC可以设置成一个具有256行及256列的数组。多数条字符线WL0
‑
WL255沿一第一方向A延伸。每一字符线WL0
‑
WL255用以选择一相对应行的内存组件MC进行读取或写入操作。多条位元线BL0
‑
BL255是沿相异于第一方向A的一第二方向B设置，且每一位元线BL0
‑
BL255用以传输一相对应列的内存组件MC的数据。
[0003]请参考图2，图2是现有内存装置200具有第一种位元线配置的示意图。如图2所示，多个内存组件MC被分成一预定数目(例如8个)的内存区块bk0
‑
bk7，且每一内存区块bk0
‑
bk7包含32列的内存组件MC。再者，除了内存组件MC、字符线WL0
‑
WL255，以及位元线(bit0_bk0至bit31_bk7)以外，内存装置200另包含多个多任务器MUX0
‑
MUX7。每一多任务器MUX0
‑
MUX7耦接至一相对应内存区块bk0
‑
bk7的32列内存组件MC的位元线(bit0_bk0至bit31_bk7)。举例来说，多任务器MUX0是耦接至内存区块bk0的32列内存组件MC的位元线(bit0_bk0至bit31_bk0)，而多任务器MUX7是耦接至内存区块bk7的32列内存组件MC的位元线(bit0_bk7至bit31_bk7)，以此类推。
[0004]请参考图3，图3是现有内存装置300具有第二种位元线配置的示意图。如图3所示，除了内存组件MC、字符线WL0
‑
WL255，以及位元线(bit0_bk0至bit31_bk7)以外，具有第二种位元线配置的内存装置300另包含多个多任务器MUX0
‑
MUX31。另外，每一内存区块bk0
‑
bk7对应的位元线(bit0_bk0至bit31_bk7)被依序分散。举例来说，多任务器MUX0是耦接至内存区块bk0
‑
bk7的第1列内存组件MC的位元线(bit0_bk0至bit0_bk7)，而多任务器MUX31是耦接至内存区块bk0
‑
bk7的第32列内存组件MC的位元线(bit31_bk0至bit31_bk7)，以此类推。相较于图2的第一种位元线配置，图3的第二种位元线配置可以简化布线。
[0005]在现有内存装置100、200、300中，当其中之一条字符线WL0
‑
WL255选择一相对应行的内存组件MC时，全部位元线(BL0
‑
BL255、bit0_bk0至bit31_bk7)皆会耦接至被选择的相对应内存组件MC以进行读取或写入操作。然而，在读取或写入操作中，有些位元线不需要传输数据。闲置的位元线会于读取或写入操作中消耗电力，因此现有内存装置100、200、300具有较高的功率消耗。

技术实现思路

[0006]本专利技术的目的在于提供一种具有低功耗的内存装置，以解决现有技术的问题。
[0007]本专利技术另提供一种内存装置，包含多条字符线沿一第一方向延伸，以及至少一内存单元。该至少一内存单元包含多个内存组件群组，至少一条位元线，至少一条列字符线，多条行字符线以及多个列开关及多个行开关。该多个内存组件群组是沿相异于该第一方向
的一第二方向设置，每一该内存组件群组包含多个内存组件。该至少一条位元线沿该第二方向延伸，且用以传输一被选择的内存组件的数据。该至少一条列字符线沿该第二方向延伸。该多条行字符线沿第一方向延伸。该多个列开关沿该第二方向设置，每一该列开关具有一控制端耦接于该至少一条列字符线，一第一端耦接于该多个内存组件群组其中之一，以及一第二端耦接于该至少一条位元线。该多个行开关沿该第二方向设置，每一该行开关具有耦接于一相对应行字符线的一控制端；其中每一该行开关和一相对应列开关串连耦接于该多个内存组件群组的其中之一以及该至少一条位元线之间。
[0008]本专利技术另提供一种内存装置，包含：沿一第一方向延伸的多条字符线；以及沿该第一方向设置的多个内存单元，该内存单元包括：多个内存组件群组，该多个内存组件群组沿相异于该第一方向的一第二方向设置，每一该内存组件群组包含多个内存组件；至少一条位元线，沿该第二方向延伸，且用以传输一被选择的内存组件的数据；至少一条列字符线，沿该第二方向延伸；以及多个列开关，沿该第二方向设置，每一该列开关具有耦接于该至少一条列字符线的一控制端，耦接于该多个内存组件群组的其中之一的一第一端，以及耦接于该至少一条位元线的一第二端；一预定数目的内存单元形成一内存区块，该多个内存单元的列字符线被分组以分别控制相对应的内存区块的列开关。
附图说明
[0009]图1是现有内存装置的示意图。
[0010]图2是现有内存装置具有第一种位元线配置的示意图。
[0011]图3是现有内存装置具有第二种位元线配置的示意图。
[0012]图4是本专利技术内存单元具有第一种字符线配置的示意图。
[0013]图5是本专利技术内存装置具有第一种字符线配置及第一种位元线配置的示意图。
[0014]图6是本专利技术内存装置500a具有第一种字符线配置及第二种位元线配置的示意图。
[0015]图7是本专利技术内存单元具有第二种字符线配置的第一实施例的示意图。
[0016]图8是本专利技术内存单元具有第二种字符线配置的第二实施例的示意图。
[0017]图9是本专利技术内存单元具有第三种字符线配置的第一实施例的示意图。
[0018]图10是本专利技术内存单元具有第三种字符线配置的第二实施例的示意图。
[0019]图11是本专利技术内存装置具有第三种字符线配置及第一种位元线配置的示意图。
[0020]图12是图11中内存装置的局部示意图。
[0021]图13是本专利技术内存装置具有第三种字符线配置及第二种位元线配置的示意图。
[0022]图14是图13中内存装置的局部示意图。
[0023]图15是本专利技术内存单元具有第四种字符线配置的第一实施例的示意图。
[0024]图16是本专利技术内存单元具有第四种字符线配置的第二实施例的示意图。
[0025]图17是本专利技术内存装置具有第四种字符线配置及第一种位元线配置的示意图。
[0026]图18是本专利技术内存装置具有第四种字符线配置及第二种位元线配置的示意图。
[0027]图19是本专利技术内存装置的开关的一实施例的示意图。
[0028]图20至图22是本发本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种内存装置，其特征在于，包含：沿一第一方向延伸的多条字符线；以及至少一内存单元，包括：多个内存组件群组，该多个内存组件群组沿相异于该第一方向的一第二方向设置，每一该内存组件群组包含多个内存组件；至少一条位元线，沿该第二方向延伸，且用以传输一被选择的内存组件的数据；至少一条列字符线，沿该第二方向延伸；以及多个列开关，每一该列开关具有耦接于该至少一条列字符线的一控制端，耦接于该多个内存组件群组的其中之一的一第一端，以及耦接于该至少一条位元线的一第二端。2.根据权利要求1所述的内存装置，其特征在于，该内存装置包含沿该第一方向设置的多个内存单元，若干个内存单元形成一内存区块，该多个内存单元的列字符线被分组以分别控制相对应的内存区块的列开关。3.根据权利要求1所述的内存装置，其特征在于，该多个列开关是晶体管。4.一种内存装置，其特征在...

【专利技术属性】
技术研发人员：萧志成，
申请(专利权)人：萧志成，
类型：发明
国别省市：