一种适用于可见光通信的并联阵列LED芯片及其制备方法技术

一种适用于可见光通信的并联阵列LED芯片及其制备方法，属于可见光通信技术领域；包括从下到上依次连接的导电衬底、键合金属层、第一绝缘层、p接触反射镜金属及保护层和发光有源区，发光有源区包括P电极和多个阵列分布的发光有源单元，相邻的发光有源单元之间设有刻蚀通道，每个发光有源单元均包括功能层和至少一个柱状N电极，所述功能层包括p型GaN层、InGaN/GaN多量子阱层和n型GaN层，所述柱状N电极位于所述功能层的内部，所述柱状N电极的顶部与所述n型GaN层欧姆接触，所述柱状N电极的底部键合金属层形成电导通。本发明专利技术降低了芯片的结电容，从而降低了RC时间常数，得到适用于可见光通信的高带宽LED芯片。可见光通信的高带宽LED芯片。可见光通信的高带宽LED芯片。

【技术实现步骤摘要】
一种适用于可见光通信的并联阵列LED芯片及其制备方法


[0001]本专利技术属于可见光通信
，具体涉及一种适用于可见光通信的并联阵列LED芯片及其制备方法。

技术介绍

[0002]过去30年，移动通信的发展深刻地改变了人类的生活方式。可见光通信(VLC)通过照明与通信技术的有机结合，依靠其绿色环保，于人体无害，且无需频谱资源，又保密性很高的优点，可以有效解决传统无线网络在覆盖，电磁干扰，信息安全等方面的问题，正逐渐成为下一代移动通信的备选技术之一。
[0003]在可见光通信中，LED由于响应时间短，可以高速调制而成为理想的光源。但可见光通信技术对光源具备较高的要求，不仅需要足够大的调制带宽以满足高速通信，也需要足够的功率和光效来满足其照明需求。而近年来嵌入式电极垂直结构因为出色的电流扩展能力而具备优秀的光电性能，在此基础上制备高带宽阵列LED芯片来满足对通照两用LED芯片的需求就显得具有重要意义。

技术实现思路

[0004]为了克服现有技术的不足，本专利技术的目的之一在于提供一种适用于可见光通信的并联阵列LED芯片，降低了芯片的结电容，从而降低了RC时间常数，得到适用于可见光通信的高带宽LED芯片。
[0005]本专利技术的目的之二在于提供一种适用于可见光通信的并联阵列LED芯片的制备方法。
[0006]本专利技术的目的之一采用如下技术方案实现：
[0007]提供一种适用于可见光通信的并联阵列LED芯片，包括从下到上依次连接的导电衬底、键合金属层、第一绝缘层、p接触反射镜金属及保护层和发光有源区，发光有源区包括P电极和多个阵列分布的发光有源单元，相邻的发光有源单元之间设有刻蚀通道，每个发光有源单元均包括功能层和至少一个柱状N电极，所述功能层包括从下到上依次连接的p型GaN层、InGaN/GaN多量子阱层和n型GaN层，所述柱状N电极位于所述功能层的内部，所述柱状N电极的顶部与所述n型GaN层欧姆接触，所述柱状N电极的底部依次穿过p接触反射镜金属及保护层、第一绝缘层与键合金属层形成电导通，所述P电极与p接触反射镜金属及保护层电接触形成电导通。
[0008]进一步地，所述发光有源单元个数为2
‑
16个，每个发光有源单元包括1
‑
4个柱状N电极。
[0009]进一步地，所述N电极为Ti、Cr、Ag、Au和Pt中的任一种或两种以上的合金；所述柱状N电极的直径为5
‑
100μm，高度为1
‑
10μm。
[0010]进一步地，所述P电极为环绕于发光有源单元外侧呈矩形的围坝结构，所述P电极为Ti、Cr、Ag、Au和Pt中的任一种或两种以上的合金；所述P电极厚度为1
‑
10μm。
[0011]进一步地，所述发光有源区还设有第二绝缘层，所述第二绝缘层覆盖于所述P电极的外侧面、所述P电极与发光有源单元之间、刻蚀通道和发光有源单元的顶面。
[0012]进一步地，所述第一绝缘层和第二绝缘层为SiO2绝缘层，厚度为30
‑
300μm。
[0013]进一步地，所述导电衬底为导电硅衬底，其厚度为100
‑
600μm。
[0014]进一步地，所述p接触反射镜金属及保护层包括p接触反射镜金属层和与p接触反射镜金属层的底面连接的保护层；
[0015]所述p接触反射镜金属层由Ag和/或Ni组成，所述p接触反射镜金属层的厚度为50
‑
5000nm；
[0016]所述保护层为TiW层，所述保护层的厚度为50
‑
300nm。
[0017]进一步地，所述键合金属层为Ni、Au、Sn、Ti中的任一种或两种以上的合金，所述键合金属层的厚度为500nm
‑
10μm。
[0018]本专利技术的目的之二采用如下技术方案实现：
[0019]一种适用于可见光通信的并联阵列LED芯片的制备方法，包括如下步骤：
[0020]S1，在外延衬底上依次生长功能层和p接触反射镜金属及保护层，得到LED外延片；
[0021]S2，在LED外延片上刻蚀出嵌入式柱状N电极通道；并在LED外延片的上表面以及嵌入式柱状N电极通道的内壁上生长第一绝缘层；在嵌入式柱状N电极通道上沉积形成柱状N电极；
[0022]S3，在步骤S2处理后的LED外延片的表面沉积第一键合金属层，从而得到第一晶圆；
[0023]S4，另取导电衬底通过沉积得到第二键合金属层，从而得到第二晶圆；
[0024]S5，将制得的第一晶圆与第二晶圆进行表面活化后，将键合第一键合金属层与第二键合金属层键合，形成键合金属层，得到LED芯片半成品；
[0025]S6，将LED芯片半成品的外延衬底一侧进行腐蚀处理，露出n型GaN层；
[0026]S7，在步骤S6处理后的LED芯片半成品上将功能层刻蚀分割成多个独立的发光有源单元，相邻的发光有源单元之间形成刻蚀通道，每个发光有源单元中包含至少一个柱状N电极；
[0027]S8，在步骤S7处理后的LED芯片半成品上刻出P电极的台阶，沉积P电极，得到并联阵列LED芯片成品。
[0028]相比现有技术，本专利技术的有益效果在于：
[0029]本专利技术的一种适用于可见光通信的并联阵列LED芯片，柱状N电极为具有垂直结构的嵌入式电极，优化电流分布，具有散热快、易加工，发光效率高等特点；同时将发光有源区分割成多个发光有源单元并采用并联阵列，降低了芯片的结电容，从而降低了RC时间常数，可用于制备适用于可见光通信的高带宽LED芯片。
[0030]进一步地，本专利技术提供的适用于可见光通信的并联阵列LED芯片，可通过提升并联芯片的数目来进一步提升LED的光输出功率，适用于更多的应用场景。
[0031]本专利技术的一种适用于可见光通信的并联阵列LED芯片的制备方法，流程简单，成品率高，适用于工业化生产。
附图说明
[0032]图1为实施例1中并联阵列LED芯片结构的俯视图；
[0033]图2为实施例1中并联阵列LED芯片结构的剖视图；
[0034]图3为实施例2中并联阵列LED芯片结构的俯视图；
[0035]图4为实施例2中并联阵列LED芯片结构的剖视图；
[0036]图5为对比例1中LED芯片结构的俯视图；
[0037]图6为对比例1中LED芯片结构的剖视图。
[0038]101、导电衬底；102、键合金属层；103、第一绝缘层；104、p接触反射镜金属及保护层；105、p型GaN层；106、InGaN/GaN多量子阱层；107、n型GaN层；108、P电极；109、柱状N电极；110、第二绝缘层。
具体实施方式
[0039]下面，结合附图与具体实施方式，对本专利技术做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
...

【技术保护点】

【技术特征摘要】
1.一种适用于可见光通信的并联阵列LED芯片，其特征在于，包括从下到上依次连接的导电衬底、键合金属层、第一绝缘层、p接触反射镜金属及保护层和发光有源区，发光有源区包括P电极和多个阵列分布的发光有源单元，相邻的发光有源单元之间设有刻蚀通道，每个发光有源单元均包括功能层和至少一个柱状N电极，所述功能层包括从下到上依次连接的p型GaN层、InGaN/GaN多量子阱层和n型GaN层，所述柱状N电极位于所述功能层的内部，所述柱状N电极的顶部与所述n型GaN层欧姆接触，所述柱状N电极的底部依次穿过p接触反射镜金属及保护层、第一绝缘层与键合金属层形成电导通，所述P电极与p接触反射镜金属及保护层电接触形成电导通。2.如权利要求1所述的一种适用于可见光通信的并联阵列LED芯片，其特征在于：所述发光有源单元个数为2
‑
16个，每个发光有源单元包括1
‑
4个柱状N电极。3.如权利要求1所述的一种适用于可见光通信的并联阵列LED芯片，其特征在于：所述N电极为Ti、Cr、Ag、Au和Pt中的任一种或两种以上的合金；所述柱状N电极的直径为5
‑
100μm，高度为1
‑
10μm。4.如权利要求1所述的一种适用于可见光通信的并联阵列LED芯片，其特征在于：所述P电极为环绕于发光有源单元外侧呈矩形的围坝结构，所述P电极为Ti、Cr、Ag、Au和Pt中的任一种或两种以上的合金；所述P电极厚度为1
‑
10μm。5.如权利要求4所述的一种适用于可见光通信的并联阵列LED芯片，其特征在于：所述发光有源区还设有第二绝缘层，所述第二绝缘层覆盖于所述P电极的外侧面、所述P电极与发光有源单元之间、刻蚀通道和发光有源单元的顶面。6.如权利要求5所述的一种适用于可见光通信的并联阵列LED芯片，其特征在于：所述第一绝缘层和第二绝缘层为SiO2绝缘层。7.如权利要求1所述的一种适用于可见光通信的并联阵列LE...

【专利技术属性】
技术研发人员：李国强，
申请(专利权)人：河源市众拓光电科技有限公司，
类型：发明
国别省市：