一种基于工艺偏差型TDC的硬件木马检测方法技术

本发明专利技术公开了一种基于工艺偏差型TDC的硬件木马检测方法。该方法采用一种两条链延迟一致的双链TDC作为片上传感结构，通过码密度测试确定工艺偏差选取配置向量，然后采集旁路信号数据，分析数据差异性以进行硬件木马检测。相较于传统的片上检测方法，由于该种TDC结构将信号在延迟链上传播距离作为采样值，传感结构不出现振荡，因而提升了检测的稳定性。由于该种TDC结构单次采样周期较短，具有较好的瞬时性，因而提升了对激活周期短的硬件木马的检出效果。此外，由于其采用了工艺偏差造成的延迟差作为延迟链每级的延迟，因而大大提升了对硬件木马的检测精度。该方法可以应用于基于旁路分析的硬件木马检测领域，具有一定的实际意义和参考价值。义和参考价值。义和参考价值。

【技术实现步骤摘要】
一种基于工艺偏差型TDC的硬件木马检测方法


[0001]本专利技术涉及集成电路安全性检测
，具体涉及一种基于工艺偏差型TDC的硬件木马检测方法。

技术介绍

[0002]随着集成电路工业的飞速发展，单片数字集成电路芯片集成的功能越来越复杂，电路规模与复杂度也与日俱增，越来越广泛地应用于现代科技的各个领域，特别是金融设备，移动通信，交通运输，政府和能源等敏感领域。集成电路对社会的进步和经济的发展起着越来越大的推动作用，已经成为支撑社会经济发展的战略性、基础性和先导性产业。
[0003]在今天全球化的商业模式下，由于集成电路产业的先进性与复杂性，行业的设计人员需要结合全球多国家或区域的设计/制造服务以及不可信第三方的知识产权(3PIP)核来完成集成电路的设计、制造、封装与测试四个阶段，最终才能实现一款集成电路芯片的上市。而产业链合作带来的设计与制造过程的分离，给集成电路的安全性带来了极大的隐患，设计阶段采用的第三方IP核、制造阶段使用的掩膜版，封装阶段可能存在的冗余封装，都可以导致威胁集成电路安全的隐患，这类安全威胁统称为硬件木马。攻击者通过巧妙的设计，可以使得硬件木马隐藏在电路底层成为安全漏洞。利用这些安全漏洞，攻击者可实现篡改功能、降低电路性能、泄露关键信息、拒绝服务等功能，甚至可直接对芯片造成不可逆的破坏。
[0004]硬件木马问题作为集成电路行业一个突出的安全隐患，已成为集成电路设计和制造领域一个亟待解决的问题。一旦存在硬件木马的芯片被应用于军用装备及国民经济核心领域中，将会带来严重的灾难和不可估计的经济损失，因此开展硬件木马的检测与防护技术研究，保证集成电路的安全可信是世界各国的共同关注的话题。
[0005]近年来，随着研究的逐渐深入，硬件木马检测技术方面取得了卓越的成果。而旁路信号分析作为其中的一种，具有较低的实施成本、较高的检测精度，较好的移植性和延展性，一经提出就展示出了较为乐观的应用前景，成为了当前检测方法的主流。
[0006]但在利用旁路信号分析技术对硬件木马进行检测的过程中，采用示波器等片外分析方法(即利用芯片外部设备实现对旁路信号的检测)引入了片外噪声，降低了检测的精度。此外，采用片外检测方法要求对印制电路板进行修改，引出侧信道检测接口，这在如服务器等先进的复杂系统在电路设计和空间上是不允许的。而在采用片上传感器(即利用芯片内部电路实现对旁路信号检测的传感器)的旁路分析方案中，目前主流方案采用的环形振荡器(RO)因其振荡频率高而具有稳定性较差，进而限制其检测精度的问题。此外，环形振荡器的一个检测数据是电路运行一段时间得到的结果，不能反映电路的瞬时工作状态，因此对激活周期短的硬件木马具有较差的检测效果。

技术实现思路

[0007]本申请针对传统的硬件木马旁路分析方法稳定性差、瞬时性差、精度低等问题，提
出了一种基于工艺偏差型TDC的硬件木马检测方法。
[0008]为实现本专利技术的目的，本专利技术提供了一种基于工艺偏差型TDC的硬件木马检测方法，包括以下步骤：
[0009]步骤一：TDC结构设计：采用双链结构的TDC设计，选用多路选择器作为基本单元实现TDC延迟链，各个MUX的选择信号组成配置向量；
[0010]步骤二：版图调整匹配延迟：调整TDC的布局布线方式，使TDC两条延迟链之间的器件延迟与线路延迟一致；
[0011]步骤三：确定工艺偏差：输入配置向量，通过大量随机信号对实际芯片进行码密度测试，以确定该配置向量下两条延迟链的工艺偏差情况；
[0012]步骤四：确定最优配置向量：调整配置向量重复码密度测试，以寻找最优的配置向量，使得工艺偏差造成的TDC两条延迟链上每级的延迟差均为正值；
[0013]步骤五：采集旁路信息：对TDC结构配置最优的配置向量，持续向TDC的两条链输入跳变沿间隔为T1的脉冲信号，并读取TDC对该间隔的采样数据k0，以反映电路运行状态的实时旁路信息；
[0014]当向TDC的两条延迟链输入跳变沿间隔为T1的信号，经过延迟为T2的延迟单元后，实际输入两条TDC链信号跳变沿的间隔T为：
[0015]T＝T
1-T2[0016]则对于每级延迟差为τ0的TDC，延迟链上状态为1的级数k0为：
[0017][0018]步骤六：旁路信息差异性分析：分析TDC采样数据的差异性，如果检测到TDC测量值存在超过噪声范围的下降，即认为电路中出现了硬件木马激活行为。
[0019]其中，TDC结构设计包括延迟链部分与信号读出部分的设计，
[0020]其中，延迟链采用多路选择器作为基本单元，每个MUX的所有输入端口均连接同一个信号，即前级MUX的输出，各个MUX的选择信号Sel作为配置信号，通过配置MUX的不同路选通来实现对两条延迟链上工艺偏差的控制；
[0021]信号读出部分在每级通过一个D触发器实现，对该TDC结构来说，两条链上对应的两个MUX共同构成TDC的一级，通过判断信号传播到两个MUX输出的先后顺序得到该级的输出值，其中，链A的MUX的输出连接到D触发器的D端，链B的MUX的输出连接到D触发器的clk端，当链A的上升沿到达该级的时间晚于链B，则D触发器输出高电平，否则输出低电平，作为TDC该级的读出信号。
[0022]其中，采用码密度测试的方法，确定两条延迟链上各级的延迟，进而可比较得到工艺偏差引起的两条延迟链上各级的延迟差，具体过程为：
[0023]步骤一：采用与芯片主时钟不相关且不成整数倍的外部时钟，将其与芯片主时钟相与，产生脉冲宽度小于半个时钟周期t的随机脉冲信号，以此作为TDC延迟链的输入；
[0024]步骤二：统计大量输入次数N下TDC两条延迟链上各级采样到脉冲跳边沿的次数n；
[0025]步骤三：延迟链各级的延迟即为t
×
(n/N)，比较TDC每级的两个MUX在当前配置向量下的延迟大小，即可确定该配置向量下，因工艺偏差引起的两条延迟链上各级的延迟差。
[0026]与现有技术相比，本专利技术的有益效果为，本专利采用基于TDC的硬件木马片上检测
结构，相较于传统主流的环形振荡器片上检测结构，该结构将一次采样的时间从上万个时钟周期缩减到几个时钟周期，使得检测结构可以反映电路的瞬时旁路信息，大大提升了对激活周期很短的硬件木马的检出效果。在TDC结构的选取上，本专利采用工艺偏差的方式来实现TDC。基于工艺偏差的实现方法使得TDC的测量精度从器件延迟缩减为工艺偏差引起的延迟差，提升了TDC对硬件木马激活引起的旁路信号变化的敏感程度，因而大大提升了对硬件木马检测的精度。此外，基于TDC的检测结构无需工作在高频震荡下，因而提升了检测的稳定性，进一步提升了对硬件木马的检测精度。
附图说明
[0027]图1所示为本申请基于工艺偏差型TDC的硬件木马检测方法流程图。
[0028]图2所示为本申请工艺偏差型TDC电路结构图。
具体实施方式
[0029]需要说明的是，在不冲突的情况下本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于工艺偏差型TDC的硬件木马检测方法，其特征在于，包括以下步骤：步骤一：TDC结构设计：采用双链结构的TDC设计，选用多路选择器作为基本单元实现TDC延迟链，各个MUX的选择信号组成配置向量；步骤二：版图调整匹配延迟：调整TDC的布局布线方式，使TDC两条延迟链之间的器件延迟与线路延迟一致；步骤三：确定工艺偏差：输入配置向量，通过大量随机信号对实际芯片进行码密度测试，以确定该配置向量下两条延迟链的工艺偏差情况；步骤四：确定最优配置向量：调整配置向量重复码密度测试，以寻找最优的配置向量，使得工艺偏差造成的TDC两条延迟链上每级的延迟差均为正值；步骤五：采集旁路信息：对TDC结构配置最优的配置向量，持续向TDC的两条链输入跳变沿间隔为T1的脉冲信号，并读取TDC对该间隔的采样数据k0，以反映电路运行状态的实时旁路信息；当向TDC的两条延迟链输入跳变沿间隔为T1的信号，经过延迟为T2的延迟单元后，实际输入两条TDC链信号跳变沿的间隔T为：T＝T
1-T2则对于每级延迟差为τ0的TDC，延迟链上状态为1的级数k0为：步骤六：旁路信息差异性分析：分析TDC采样数据的差异性，如果检测到TDC测量值存在超过噪声范围的下降，即认为电路中出现了硬件木马激活行为。2.根据权利要求1所述的一种基于工艺偏差型TDC的硬件木马检测方法，其特征在于，TDC结构设计包括延迟链部分与信号读出...

【专利技术属性】
技术研发人员：赵毅强，蒯钧，马浩诚，刘燕江，叶茂，
申请(专利权)人：天津大学，
类型：发明
国别省市：