时序修正方法及装置、计算装置和存储介质制造方法及图纸

本发明专利技术公开了一种应用于集成电路的时序修正方法及装置、计算装置和存储介质。根据本发明专利技术实施例的时序修正方法，集成电路包括多个普通逻辑单元和多个备用修正单元；在集成电路中确定时序出现问题的时序路径以及时序路径中不满足时序要求的第一普通逻辑单元；在第一普通逻辑单元的周边设置搜索范围，并在搜索范围内确定至少一个可用于时序修正的备用修正单元；逐一测试并获得至少一个可用于时序修正的备用修正单元在集成电路中使用的时序结果；根据时序结果确定用于集成电路时序修正的目标备用修正单元，目标备用修正单元为至少一个可用于时序修正的备用修正单元中的至少一个。根据本发明专利技术实施例的时序修正方法等，保证了芯片设计的正确性。片设计的正确性。片设计的正确性。

【技术实现步骤摘要】
时序修正方法及装置、计算装置和存储介质


[0001]本专利技术涉及电子设计自动化(Electronic design automation，EDA)
，特别涉及一种时序修正方法及装置、计算装置和存储介质。

技术介绍

[0002]在数字集成电路设计中，为保证芯片能正常工作，并达到预期频率，需要检查时钟信号和数据信号到达寄存器同步单元的时间是否满足建立时间(setup time)和保持时间(hold time)的约束。如果发现时序上存在违例，在设计早期可以重新修改RTL代码；然而在设计后期，则需要进行工程更改ECO来修复时序问题。
[0003]通常ECO修正时序可分为签核流片之前(pre
‑
mask)和签核流片之后(post
‑
mask)两类。Pre
‑
mask ECO的灵活性较大，在流片之前发现时序问题，可以利用缓冲器单元插入、单元尺寸大小变化、大线网分裂等常用方法进行时序优化。而在芯片设计后期，特别是签核流片之后的阶段，标准单元的布局已经固定不能改变，M1金属层以及多晶硅层等这些重要的芯片层都不能改变。这时候如果发现关键路径上有时序问题，不能修改布局或添加新逻辑单元，只能改动上层金属连线来进行时序的调整和补救。
[0004]因此，希望能有一种新的应用于集成电路的时序修正方法及装置、计算装置和存储介质，能够在不改变芯片物理布局的前提下，在设计后期post
‑
mask阶段也可以进行时序修正。

技术实现思路

[0005]鉴于上述问题，本专利技术的目的在于提供一种时序修正方法及装置、计算装置和存储介质，从而在设计后期post
‑
mask阶段也可以进行时序修正，保证了芯片设计的正确性。
[0006]根据本专利技术的一方面，提供一种应用于集成电路的时序修正方法，所述集成电路包括多个普通逻辑单元和多个备用修正单元，所述时序修正方法包括在所述集成电路中确定时序出现问题的时序路径以及所述时序路径中不满足时序要求的第一普通逻辑单元；在所述第一普通逻辑单元的周边设置搜索范围，并在所述搜索范围内确定至少一个可用于时序修正的备用修正单元；逐一测试并获得所述至少一个可用于时序修正的备用修正单元在所述集成电路中使用的时序结果；根据所述时序结果确定用于集成电路时序修正的目标备用修正单元，所述目标备用修正单元为所述至少一个可用于时序修正的备用修正单元中的至少一个。
[0007]优选地，所述时序修正方法还包括获取所述第一普通逻辑单元的单元类型和物理位置。
[0008]优选地，在所述第一普通逻辑单元的周边设置搜索范围包括设置距离参数；以所述第一普通逻辑单元为中心，确定所述搜索范围在所述第一普通逻辑单元和所述设置距离参数的曼哈顿范围之内。
[0009]优选地，所述时序修正方法还包括在所述搜索范围内寻找备选单元，根据所述备
选单元确定目标备选单元；根据所述目标备选单元，修改线网连线。
[0010]优选地，所述时序修正方法还包括在所述搜索范围内寻找填充单元，所述填充单元的宽度大于缓冲单元的宽度；根据所述缓冲单元确定目标缓冲单元；根据所述目标缓冲单元，修改线网连线，其中，所述时序修正方法还包括，回填至少一个填充单元。
[0011]优选地，在所述第一普通逻辑单元的周边设置搜索范围包括设置距离参数；遍历时序违反路径上的组合逻辑单元；确定所述搜索范围在所述组合逻辑单元和所述设置距离参数的曼哈顿范围之内。
[0012]优选地，所述时序修正方法还包括在所述搜索范围内寻找与所述第一普通逻辑单元功能一致的备选单元，根据所述备选单元确定目标备选单元；根据所述目标备选单元，修改线网连线。
[0013]优选地，所述时序修正方法还包括在所述搜索范围内寻找填充单元，所述填充单元的宽度大于功能单元的宽度；寻找与所述第一普通逻辑单元功能一致的所述功能单元；删除原有的填充单元，并根据所述功能单元确定目标功能单元；根据目标功能单元，修改线网连线，其中，所述时序修正方法还包括，回填至少一个填充单元。
[0014]根据本专利技术的另一方面，提供一种应用于集成电路的时序修正装置，所述集成电路包括多个普通逻辑单元和多个备用修正单元，所述时序修正装置包括违反确定单元，用于在所述集成电路中确定时序出现问题的时序路径以及所述时序路径中不满足时序要求的第一普通逻辑单元；搜索单元，用于在所述第一普通逻辑单元的周边设置搜索范围，并在所述搜索范围内确定至少一个可用于时序修正的备用修正单元；测试单元，用于逐一测试并获得所述至少一个可用于时序修正的备用修正单元在所述集成电路中使用的时序结果；目标确定单元，用于根据所述时序结果确定用于集成电路时序修正的目标备用修正单元，所述目标备用修正单元为所述至少一个可用于时序修正的备用修正单元中的至少一个。
[0015]根据本专利技术的又一方面，提供一种计算装置，包括处理器；存储器，用于存储一个或多个程序，其中，当所述一个或多个程序被所述处理器执行，使得所述处理器实现如上所述的时序修正方法。
[0016]根据本专利技术的再一方面，提供一种计算机可读存储介质，其上存储有计算机程序，其中，该程序被处理器执行时实现如上所述的时序修正方法。
[0017]根据本专利技术实施例的应用于集成电路的时序修正方法及装置、计算装置和存储介质，在不改变芯片设计的物理布局保证基础层(base layer)不变的前提下，利用备用修正单元，改变金属层连线从而达到时序优化的目的，并且使得在设计后期post
‑
mask阶段也可以进行时序修正，保证了芯片设计的正确性。
[0018]根据本专利技术实施例的应用于时序修正方法及装置、计算装置和存储介质，在不改变芯片底层base layer及电路功能的前提下，通过Spare备选单元及GA单元，实现缓冲器单元插入、组合逻辑单元尺寸变化等时序优化操作，从而对时序违反进行修正，保证了芯片的正常工作。
[0019]根据本专利技术实施例的时序修正方法及装置、计算装置和存储介质，能够灵活的选择时序修正方式与备用修正单元，适用范围广，修正效果好。
附图说明
[0020]通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚，在附图中：
[0021]图1示出了根据本专利技术实施例的时序修正方法的方法流程图；
[0022]图2示出了根据本专利技术实施例的时序修正方法的方法流程图；
[0023]图3示出了根据本专利技术实施例的芯片的版图示意图；
[0024]图4示出了根据本专利技术实施例的时序修正示意图；
[0025]图5示出了根据本专利技术实施例的时序修正方法的方法流程图；
[0026]图6示出了根据本专利技术实施例的不同宽度的填充单元和功能单元；
[0027]图7示出了根据本专利技术实施例的时序修正示意图；
[0028]图8示出了根据本专利技术实施例的时序修正方法的方法流程图；
[0029]图9示出了根据本专利技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种应用于集成电路的时序修正方法，其特征在于，所述集成电路包括多个普通逻辑单元和多个备用修正单元，所述时序修正方法包括：在所述集成电路中确定时序出现问题的时序路径以及所述时序路径中不满足时序要求的第一普通逻辑单元；在所述第一普通逻辑单元的周边设置搜索范围，并在所述搜索范围内确定至少一个可用于时序修正的备用修正单元；逐一测试并获得所述至少一个可用于时序修正的备用修正单元在所述集成电路中使用的时序结果；根据所述时序结果确定用于集成电路时序修正的目标备用修正单元，所述目标备用修正单元为所述至少一个可用于时序修正的备用修正单元中的至少一个。2.根据权利要求1所述的时序修正方法，其特征在于，所述时序修正方法还包括：获取所述第一普通逻辑单元的单元类型和物理位置。3.根据权利要求1所述的时序修正方法，其特征在于，在所述第一普通逻辑单元的周边设置搜索范围包括：设置距离参数；以所述第一普通逻辑单元为中心，确定所述搜索范围在所述第一普通逻辑单元和所述设置距离参数的曼哈顿范围之内。4.根据权利要求1所述的时序修正方法，其特征在于，所述时序修正方法还包括：在所述搜索范围内寻找备选单元，根据所述备选单元确定目标备选单元；根据所述目标备选单元，修改线网连线。5.根据权利要求1所述的时序修正方法，其特征在于，所述时序修正方法还包括：在所述搜索范围内寻找填充单元，所述填充单元的宽度大于缓冲单元的宽度；根据所述缓冲单元确定目标缓冲单元；根据所述目标缓冲单元，修改线网连线，其中，所述时序修正方法还包括，回填至少一个填充单元。6.根据权利要求1所述的时序修正方法，其特征在于，在所述第一普通逻辑单元的周边设置搜索范围包括：设置距离参数；遍历时序违反路径上的组合逻辑单元；确定所述搜索范围在所述组合逻辑单元和所述设置距离...

【专利技术属性】
技术研发人员：刘毅，傅静静，陈彬，董森华，
申请(专利权)人：深圳华大九天科技有限公司，
类型：发明
国别省市：