一种高抑制度电路结构及高隔离度双工器、多工器制造技术

本发明专利技术涉及通信技术领域，具体涉及一种高抑制度电路结构及高隔离度双工器、多工器，包括带阻电路和带通电路，所述带阻电路和带通电路均由声波滤波器和匹配单元组成，所述带阻电路包括第一输入端、第一输出端、第一串联谐振器组、第一并联谐振器组以及分别设置在靠近所述第一输入端、第一输出端的第一匹配电感、第二匹配电感，所述带通电路包括第二输入端、第二输出端、第二串联谐振器组、第二并联谐振器组以及分别设置在靠近所述第二输入端、第二输出端的第三匹配电感、第四匹配电感，所述第一输出端与第二输入端连接，所述第二匹配电感与第三匹配电感融合为独立匹配电感，以实现较高的抑制度，提升通信质量。提升通信质量。提升通信质量。

【技术实现步骤摘要】
一种高抑制度电路结构及高隔离度双工器、多工器


[0001]本专利技术属于通信
，具体涉及一种高抑制度电路结构及高隔离度双工器、多工器。

技术介绍

[0002]常见的声波滤波器为了做到较高的隔离度，在某一频段实现较好的抑制，一般是通过在基板上增加电容、电感的方式，受制于其谐振器Q值的限制，很难做到较高的抑制度。

技术实现思路

[0003]本专利技术提供一种高抑制度电路结构，以解决上述问题，包括带阻电路和带通电路，所述带阻电路和带通电路均由声波滤波器和匹配单元组成，所述带阻电路包括第一输入端、第一输出端、第一串联谐振器组、第一并联谐振器组以及分别设置在靠近所述第一输入端、第一输出端的第一匹配电感、第二匹配电感，所述带通电路包括第二输入端、第二输出端、第二串联谐振器组、第二并联谐振器组以及分别设置在靠近所述第二输入端、第二输出端的第三匹配电感、第四匹配电感，所述第一输出端与第二输入端连接，所述第二匹配电感与第三匹配电感融合为独立匹配电感。
[0004]优选的，所述声波滤波器为声表面波滤波器或体声波滤波器或薄膜腔声波滤波器。
[0005]优选的，所述独立匹配电感的电感值等于第二匹配电感和第三匹配电感通过串联或并联后的等效值。
[0006]优选的，所述电路结构应用于滤波器制作时，所述独立匹配电感设置在基板上。
[0007]优选的，所述第一串联谐振器组包括第一串联谐振器，所述第一并联谐振器组包括第一并联谐振器、第二并联谐振器，所述第一串联谐振器设置在所述第一并联谐振器和第二并联谐振器之间，所述第一匹配电感设置在第一输入端和第一并联谐振器之间。
[0008]优选的，所述第二串联谐振器组包括第二串联谐振器、第三串联谐振器、第四串联谐振器，所述第二并联谐振器组包括第三并联谐振器、第四并联谐振器，所述第四匹配电感设置在第四串联谐振器和第二输出端之间。
[0009]优选的，所述独立匹配电感设置在第二并联谐振器和第二串联谐振器之间。
[0010]本专利技术还提供一种高隔离度双工器，所述双工器包含上述的电路结构。
[0011]本专利技术还提供一种高隔离度多工器，所述多工器包含上述的电路结构。
[0012]本专利技术具有以下有益效果：提供一种高抑制度电路结构，主要包括由声波滤波器组成的带通电路和带阻电路，并在其中加入匹配电感，以实现较高的抑制度，提升通信质量。
附图说明
[0013]图1为本专利技术实施例中带阻电路的电路模型示意图；
图2为本专利技术实施例中带阻电路模型的S参数曲线示意图；图3为本专利技术实施例中带通电路的电路模型示意图；图4为本专利技术实施例中带通电路模型的S参数曲线示意图；图5为本专利技术实施例中整体电路结构的示意图；图6为本专利技术实施例中整体电路结构的S参数曲线示意图。
[0014]10
‑
带阻电路；11
‑
第一输入端；12
‑
第一输出端；13
‑
第一串联谐振器；14
‑
第一并联谐振器；15
‑
第二并联谐振器；16
‑
第一匹配电感；17
‑
第二匹配电感；20
‑
带通电路；21
‑
第二输入端；22
‑
第二输出端；23
‑
第二串联谐振器；24
‑
第三串联谐振器；25
‑
第四串联谐振器；26
‑
第三并联谐振器；27
‑
第四并联谐振器；28
‑
第三匹配电感；29
‑
第四匹配电感；31
‑
独立匹配电感。
具体实施方式
[0015]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本专利技术一部分实施例，而不是全部的实施例。若未特别指明，实施例中所用的技术手段为本领域技术人员所熟知的常规手段。
[0016]如图1
‑
图6所示，一种高抑制度电路结构，包括带阻电路10和带通电路20，带阻电路10和带通电路20均由声波滤波器和匹配单元组成，带阻电路10包括第一输入端11、第一输出端12、第一串联谐振器13组、第一并联谐振器14组以及分别设置在靠近第一输入端11、第一输出端12的第一匹配电感16、第二匹配电感17，带通电路20包括第二输入端21、第二输出端22、第二串联谐振器23组、第二并联谐振器15组以及分别设置在靠近第二输入端21、第二输出端22的第三匹配电感28、第四匹配电感29，第一输出端12与第二输入端21连接，第二匹配电感17与第三匹配电感28融合为独立匹配电感31，第一输入端11和第二输出端22分别作为整体电路的输入端和输出端。
[0017]带阻电路10也可以是高通电路或低通电路，带阻电路10和带通电路20中，串联谐振器组合并联谐振器组的结构根据具体的通信需求设置即可，此处为本领域技术人员公知的技术常识，不做赘述。
[0018]带阻电路10和带通电路20实现在传输通带内的低损耗传输，其抑制阻带则分为靠近传输通带和远离传输通带的两段阻带，带阻电路10实现靠近传输通带的阻带的次要抑制和远离传输通带的阻带的部分抑制，带通电路20实现靠近传输通带的阻带的主要抑制和远离传输通带的阻带的部分抑制，两个电路级联后，在传输通带内叠加为低损耗传输，而阻带则叠加为整个阻带上的高抑制度。
[0019]相较于现有技术中常用的在基板上增加电容、电感的方式，本专利技术直接通过声波滤波器构建的电路结构更容易实现高抑制度，给出了一种可行的实施方案，基于本申请的技术方案可以进一步进行拓展研发，为通信领域拓宽了发展的路，有利于通信领域的发展。
[0020]作为优选的方案，声波滤波器为声表面波滤波器或体声波滤波器或薄膜腔声波滤波器，即上述的电路结构中可以应用多种滤波器实现，基于电路结构本身的作用，可以进行自由选择。
[0021]作为优选的方案，独立匹配电感31的电感值等于第二匹配电感17和第三匹配电感28通过串联或并联后的等效值。
[0022]作为优选的方案，电路结构应用于滤波器制作时，独立匹配电感31设置在基板上。
[0023]上述高抑制度电路结构由带阻电路10和带通电路20级联构成，其中第二匹配电感17和第三匹配电感28位于连接点处，根据二者本身与当前电路的连接方式，比如这两个匹配电感是串联电感，那么独立匹配电感31的电感值则是这两个匹配电感以串联的方式连接后的等效值，在具体制作时，将之设置在基板上，比如说这两个电感是并联电感，电感值为2nH，那么独立匹配电感31的电感值为1nH，这时我们可以直接在基板上绕一个1nH的电感，而第一匹配电感16和第四匹配电感29则可以采用贴片线圈等方式实现。
[0024]作为优选的方案，第一串联谐振器13组包括第一串联谐振器13，第一并联谐振器14组包括第一并联谐振器14、第二并联谐振器15，第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高抑制度电路结构，其特征在于：包括带阻电路和带通电路，所述带阻电路和带通电路均由声波滤波器和匹配单元组成，所述带阻电路包括第一输入端、第一输出端、第一串联谐振器组、第一并联谐振器组以及分别设置在靠近所述第一输入端、第一输出端的第一匹配电感、第二匹配电感，所述带通电路包括第二输入端、第二输出端、第二串联谐振器组、第二并联谐振器组以及分别设置在靠近所述第二输入端、第二输出端的第三匹配电感、第四匹配电感，所述第一输出端与第二输入端连接，所述第二匹配电感与第三匹配电感融合为独立匹配电感。2.根据权利要求1所述的一种高抑制度电路结构，其特征在于：所述声波滤波器为声表面波滤波器或体声波滤波器或薄膜腔声波滤波器。3.根据权利要求2所述的一种高抑制度电路结构，其特征在于：所述独立匹配电感的电感值等于第二匹配电感和第三匹配电感通过串联或并联后的等效值。4.根据权利要求3所述的一种高抑制度电路结构，其特征在于：所述电路结构应用于滤波器制作时，所述独立匹配电感设置在基板上...

【专利技术属性】
技术研发人员：王刚，董元旦，杨涛，马增红，
申请(专利权)人：成都频岢微电子有限公司，
类型：发明
国别省市：