静态随机存取存储器装置及其控制电路及控制方法制造方法及图纸

本发明专利技术涉及一种静态随机存取存储器装置及其控制电路及控制方法，所述控制方法及电路，用以控制存储器装置的电源供应，在至少一字符线被选择时，则供应电源线会被控制，使得被选择到的字符线所对应的预设存储单元接收一预设主动模式电压，而其它未被选择到的字符线所对应的存储单元接收一低于预设主动模式电压的等待电压。本发明专利技术可降低ＳＲＡＭ的功率损耗，可排除读取或写入第一位的延迟时间问题，可将充电电流减到最小并且降低等待模式的功率损耗。由于本发明专利技术并非所有存储单元均接收到主动模式电压，故，亦可降低ＳＲＡＭ漏电流现象。

【技术实现步骤摘要】

本专利技术是有关于一种电子存储电路，特别是有关一种互补式金属氧化半导体(Complementary Metal Oxide Semiconductor；CMOS)静态随机存取存储器(Static Random Access Memory；SRAM)，以及关于使静态随机存取存储器进入等待模式，及由等待模式回复的方法。
技术介绍
电子存储电路已使用许多年了，存储电路具有多种变化并且利用一些方法将数据储存于电路元件中，例如利用电容元件储存电荷、或是使用双稳态电路或元件。双稳态电路具有下列型态，例如一般的正反器电路、或是可磁化的磁芯、元件、或是磁域(domain)。其中，组成双稳态电路的正反器电路具有一对相互耦接的晶体管，当其中一个晶体管被导通时，另一个晶体管会被强迫截止。而可磁化的磁芯、元件或是磁域在至少二个相异的状态中，可选择性的被磁化成某一种状态。任一种存储装置可依其型态而被分类，并且每一种存储装置均具有不同的优点及缺点，因此，使用者可根据所需的优点决定使用哪一种存储装置。由于携带式电子装置被广泛的运用，例如，携带式电话、个人数字助理(PDA)、携带式信息终端(portable informationterminal)、AV装置及其它电池。因此，降低携带式电子装置在操作模式及等待模式时的功率损耗是相当重要的。近几年来，不同型态的存储器(包括静态随机存取存储器)的容量是相当受到注意的。由于静态随机存取存储器(Static RandomAccess Memory；以下简称SRAM)的存储单元具有许多电路元件，故其晶片体积比动态随机存取存储器大很多，进而使得SRAM遭遇到许多问题。但SRAM优于动态随机存取存储器的地方在于，SRAM具有高速的切换速度，并可加入一等待模式，用以减少晶片整体的电流。SRAM是由栅极隔离场效晶体管或是MOS晶体管所组成。当晶体管的体积较小时，连带着会使崩溃电压也减小，因此，这些晶体管所需的操作电压需要随着晶体管体积的缩小而减小。同样地，由于操作电压是由MOS晶体管的有效栅极电压所控制，因此，为了保持高速运算，MOS晶体管的临界电压(VT)需与操作电压保持正比关系。一般而言，若临界电压(VT)低于0.4V时，次起始电流(sub-threshold current)会以根据临界电压(VT)下降的程度，以指数方式增加，并流经已截止的MOS晶体管。当集成电路是为CMOS电路时，此电流会在此具有MOS晶体管的半导体集成电路中大大地增加。当电流存储阵列中的存储单元数量呈倍数增加时，将使得该次起始电流会在等待模式时产生功率损耗，因此，在等待模式时，次起始电流是个相当重要的考虑因素。一般简单且常用的降低功率损耗的方法是在等待模式时，降低存储器的操作电压。而存储器须处于正常操作下，方能从其中撷取第一数据。因此，当存储器为等待模式时，则需将其转换为正常模式后，方能由存储器中撷取第一数据。由于等待模式下的操作电压被降低，因此，存储器需较长的充电时间，方能由等待模式恢复成正常模式。为解决充电时间的问题，一般的做法会在存储器由等待模式切换成正常模式时，提高其充电电流。当SRAM具有高位密度时，较低的功率损耗对于晶片温度稳定、电源总线的设计以及产品的规格是占有很重要的因素。因此待机电路模块是被广泛地运用于SRAM电路中。
技术实现思路
有鉴于此，本专利技术提出一种电路及方法，用以降低SRAM的功率损耗。为达到上述目的，本专利技术提供一种电路及方法，用以控制存储器装置的电源供应。在至少一字符线被选择时，则供应电源线会被控制，使得被选择到的字符线所对应的预设存储单元接收一预设主动模式电压，而其它未被选择到的字符线所对应的存储单元接收一低于预设主动模式电压的等待电压。本专利技术是这样实现的本专利技术提供一种控制电路，用以控制一存储阵列的电源供应，所述控制电路包括一输入节点，接收一输入信号，其对应该存储阵列中的一字符线是否被选择；一第一控制模块，提供一等待电压子上述未被选择字符线所对应的一至多个预设存储单元；一第二控制模块，当上述字符线被选择时，则提供一主动模式电压予上述被选择字符线所对应的一至多个预设存储单元；以及一输出节点，根据上述输入节点的位准，提供上述等待电压或是主动模式电压予所对应的存储单元；其中，上述等待电压小于上述主动模式电压。本专利技术所述的控制电路，上述主动模式电压是为上述存储阵列的全额操作电压。本专利技术所述的控制电路，上述第一控制模块是为一晶体管，耦接上述主动模式电压，用以提供上述等待电压，上述等待电压与上述主动模式电压的差值大体等于上述晶体管的临界电压。本专利技术所述的控制电路，上述第一控制模块是为一PMOS晶体管，其栅极及漏极耦接在一起，用以提供上述等待电压，其源极耦接上述主动模式电压。本专利技术所述的控制电路，上述第一控制模块是为一NMOS晶体管，其栅极及漏极均耦接上述主动模式电压，透过其源极提供上述等待电压。本专利技术所述的控制电路，上述第二控制模块更包括一第一反相器，其输入端耦接上述输入节点，并产生一反相输出信号，用以提供上述主动模式电压予上述输出节点。本专利技术所述的控制电路，上述第二控制模块更包括一第二反相器，其输入端接收上述反相输出信号，用以提供上述主动模式电压予上述输出节点。本专利技术另提供一种静态随机存取存储器装置，所述静态随机存取存储器装置包括一至多个存储单元，分别耦接一至多个电源供应线；一至多个译码模块，用以选择至少一字符线；以及一至多个控制电路，用以控制上述相对应的电源供应线，提供一主动模式电压予被选择的字符线所对应的存储单元，以及提供一等待电压予未被选择的字符线所对应的存储单元；其中，上述等待电压小于上述主动模式电压。本专利技术所述的静态随机存取存储器装置，每一上述控制电路耦接每一上述电源供应线。本专利技术所述的静态随机存取存储器装置，上述控制电路，更包括一输入节点，具有一输入信号，代表一预设字符线已被选择；以及一输出节点，根据上述输入节点，提供上述主动模式电压或是上述等待电压。本专利技术所述的静态随机存取存储器装置，上述控制电路，更包括一第一控制模块，用以提供上述等待电压；以及一第二控制模块，用以提供上述主动模式电压。本专利技术所述的静态随机存取存储器装置，上述第一控制模块是为一晶体管，耦接上述主动模式电压，用以提供上述等待电压，上述等待电压与上述主动模式电压的差值大体等于上述晶体管的临界电压。本专利技术所述的静态随机存取存储器装置，上述第一控制模块是为一PMOS晶体管，其栅极及漏极耦接在一起，用以提供上述等待电压，其源极耦接上述主动模式电压。本专利技术所述的静态随机存取存储器装置，上述第一控制模块是为一NMOS晶体管，其栅极及漏极均耦接上述主动模式电压，透过其源极提供上述等待电压。本专利技术所述的静态随机存取存储器装置，上述第二控制模块更包括一第一反相器，其输入端耦接上述输入节点，用以产生一反相输出信号，用以提供上述主动模式电压予上述输出节点。本专利技术所述的静态随机存取存储器装置，上述第二控制模块更包括一第二反相器，其输入端接收上述反相输出信号，用以提供上述主动模式电压予上述输出节点。本专利技术还提供一种控制方法，其特征在于所述控制方法适用于一静态随机存取存储器模块，上述静态随机存取存储器模块具有一至多个存储单元，该等存储单元耦接本文档来自技高网...

【技术保护点】
一种控制电路，用以控制一存储阵列的电源供应，其特征在于所述控制电路包括：一输入节点，接收一输入信号，其对应该存储阵列中的一字符线是否被选择；一第一控制模块，提供一等待电压予上述未被选择字符线所对应的一至多个预设存储单元； 一第二控制模块，当上述字符线被选择时，则提供一主动模式电压予上述被选择字符线所对应的一至多个预设存储单元；以及一输出节点，根据上述输入节点的位准，提供上述等待电压或是主动模式电压予所对应的存储单元；其中，上述等待电压小于 上述主动模式电压。

【技术特征摘要】
US 2004-4-30 10/836,4081.一种控制电路，用以控制一存储阵列的电源供应，其特征在于所述控制电路包括一输入节点，接收一输入信号，其对应该存储阵列中的一字符线是否被选择；一第一控制模块，提供一等待电压予上述未被选择字符线所对应的一至多个预设存储单元；一第二控制模块，当上述字符线被选择时，则提供一主动模式电压予上述被选择字符线所对应的一至多个预设存储单元；以及一输出节点，根据上述输入节点的位准，提供上述等待电压或是主动模式电压予所对应的存储单元；其中，上述等待电压小于上述主动模式电压。2.根据权利要求1所述的控制电路，其特征在于上述主动模式电压是为上述存储阵列的全额操作电压。3.根据权利要求1所述的控制电路，其特征在于上述第一控制模块是为一晶体管，耦接上述主动模式电压，用以提供上述等待电压，上述等待电压与上述主动模式电压的差值等于上述晶体管的临界电压。4.根据权利要求3所述的控制电路，其特征在于上述第一控制模块是为一P型金属氧化物半导体晶体管，其栅极及漏极耦接在一起，用以提供上述等待电压，其源极耦接上述主动模式电压。5.根据权利要求3所述的控制电路，其特征在于上述第一控制模块是为一N型金属氧化物半导体晶体管，其栅极及漏极均耦接上述主动模式电压，透过其源极提供上述等待电压。6.根据权利要求1所述的控制电路，其特征在于上述第二控制模块更包括一第一反相器，其输入端耦接上述输入节点，并产生一反相输出信号，用以提供上述主动模式电压予上述输出节点。7.根据权利要求6所述的控制电路，其特征在于上述第二控制模块更包括一第二反相器，其输入端接收上述反相输出信号，用以提供上述主动模式电压予上述输出节点。8.一种静态随机存取存储器装置，其特征在于所述静态随机存取存储器装置包括一至多个存储单元，分别耦接一至多个电源供应线；一至多个译码模块，用以选择至少一字符线；以及一至多个控制电路，用以控制上述相对应的电源供应线，提供一主动模式电压予被选择的字符线所对应的存储单元，以及提供一等待电压予未被选择的字符线所对应的存储单元；其中，上述等待电压小于上述主动模式电压。9.根据权利要求8所述的静态随机存取存储器装置，其特征在于每一上述控制电路耦接每一上述电源供应线。10.根据权利要求8所述的静态随机存取存储器装置，其特征在于上述控制电路，更包括一输入节点，具有一输入信号，代表一预设字符线已被选择；以及一输出节点，根据上述输入节点，提供上述主动模式电压或是上述等待电压。11.根据权利要求10所述的静态随机存取存储器装置，其特征在于上述控制电路，更包括一第一控制...

【专利技术属性】
技术研发人员：廖忠志，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]