半导体封装结构及其形成方法技术

本发明专利技术涉及一种半导体封装结构及其形成方法。该半导体封装结构包括：第一基板，包括内埋于第一基板的电子元件；第二基板，位于第一基板上方；其中，电子元件通过第二基板与第一基板电性连接。基板电性连接。基板电性连接。

【技术实现步骤摘要】
半导体封装结构及其形成方法


[0001]本专利技术的实施例涉及半导体
，更具体的，涉及一种半导体封装结构及其形成方法。

技术介绍

[0002]随着封装技术的演进，各式各样的封装结构亦推陈出新，整体封装尺寸也越来越小，功能也越来越多，故通常需要一个封装结构来控制各种元件。
[0003]目前高阶应用所需要的内埋基板，必须随着I/O数量增加而增加内埋线路的层数，但随着层数增加所伴随的基板涨缩与翘曲(warpage)等问题，都将降低产品的良率。例如，目前内埋基板增层每层良率约为95％～97％，若是基本四层板良率约落在约90％，若是为了增加I/O数量而增加层数则会使良率再下降至约80％。如此一来则会完全没有经济效益，最主要的是Die first(先管芯)工艺中的管芯也一并报废。

技术实现思路

[0004]针对相关技术中的上述问题，本专利技术提出一种半导体封装结构及其形成方法。
[0005]根据本专利技术实施例的一个方面，提供了一种半导体封装结构，包括：第一基板，包括内埋于第一基板的电子元件；第二基板，位于第一基板上方。其中，电子元件通过第二基板与第一基板电性连接。
[0006]在上述半导体封装结构中，第二基板具有与第一基板相对的第一表面，第一基板和电子元件都电性连接到第二基板的第一表面。
[0007]在上述半导体封装结构中，还包括电性连接件，电性连接在第二基板与第一基板之间，并且电性连接在电子元件与第二基板之间。
[0008]在上述半导体封装结构中，还包括焊料，设置在电性连接件处，第一基板还通过焊料与第二基板电性连接。
[0009]在上述半导体封装结构中，电性连接件包括导电柱。
[0010]在上述半导体封装结构中，还包括介电材料，设置在第一基板和第二基板之间并包覆电性连接件。
[0011]在上述半导体封装结构中，介电材料可以包括邻近第一基板的第一介电材料和邻近第二基板的第二介电材料，位于第一介电材料中的电性连接件的部分与位于第二介电材料中的电性连接件的部分通过焊料进行对接。
[0012]在上述半导体封装结构中，第一基板具有空腔和与第二基板相对的第一表面，电子元件设置在空腔内。
[0013]在上述半导体封装结构中，电子元件由第一基板的第一表面暴露。
[0014]在上述半导体封装结构中，还包括介电材料，设置在第一基板和第二基板之间，介电材料覆盖第一基板和电子元件。
[0015]在上述半导体封装结构中，第一基板具有背离第二基板的第二表面，其中，第一基
板的第二表面与电子元件的底面共面。
[0016]根据本专利技术实施例的一个方面，还提供了一种形成半导体封装结构的方法，包括：提供第一基板并在第一基板中形成空腔；将电子元件放置在第一基板的空腔中；将第一基板和电子元件电性连接至第二基板，以使电子元件通过第二基板与第一基板电性连接。
[0017]在上述形成半导体封装结构的方法中，形成空腔包括：利用穿孔制程形成穿过第一基板的空腔。
[0018]在上述形成半导体封装结构的方法中，在第一基板和第二基板之间形成介电材料，介电材料覆盖第一基板和电子元件。
[0019]在上述形成半导体封装结构的方法中，第二基板具有与第一基板相对的第一表面，其中，将第一基板和电子元件电性连接至第二基板包括：将第一基板和电子元件都电性连接到第二基板的第一表面。
[0020]在上述形成半导体封装结构的方法中，将第一基板和电子元件电性连接至第二基板包括：利用电性连接件将第一基板和电子元件电性连接至第二基板。
[0021]在上述形成半导体封装结构的方法中，还包括：在第一基板和电子元件上提供电性连接件，其中，电性连接件通过焊料连接到第二基板。
[0022]在上述形成半导体封装结构的方法中，第二基板的与第一基板相对的表面上具有电性连接件，并且将第一基板和电子元件都电性连接到第二基板的第一表面包括：通过焊料将第一基板和电子元件上的电性连接件与第二基板上的电性连接件对接。
[0023]在上述形成半导体封装结构的方法中，还包括：在第一基板和第二基板之间形成介电材料，介电材料包覆电性连接件并且覆盖第一基板和电子元件。
[0024]在上述形成半导体封装结构的方法中，将电子元件放置在空腔中包括：将电子元件放置为电子元件的底面与第一基板的底面共面，并且电子元件的顶面相对于第一基板的顶面凹进。
附图说明
[0025]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应当注意，根据工业中的标准实践，各个部件并非按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。
[0026]图1是根据本专利技术实施例的半导体封装结构100的示意图。
[0027]图2A至图2F示出了根据本专利技术实施例的形成半导体封装结构的方法的各个阶段的示意图。
具体实施例
[0028]下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本专利技术。当然这些仅仅是实例并不旨在限定本专利技术。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且，本专利技术在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的
关系。
[0029]根据本专利技术的实施例提供了一种半导体封装结构。图1是根据本专利技术实施例的半导体封装结构100的示意图。如图1所示，半导体封装结构100包括第一基板110和位于第一基板110上方的第二基板120。电子元件130内埋于第一基板110。电子元件130可以例如是管芯。电子元件130通过第二基板120与第一基板110电性连接。
[0030]相比于现有的Die first制程中的主动元件(例如管芯)是内埋在整体封装结构的中央，本专利技术的半导体封装结构包括上基板(第二基板120)和下基板(第一基板110)，并采用Die last(后管芯)制程将管芯内埋于第一基板110。由于采用Die last制程，免除了管芯因基板制程而报废的状况。另一方面，由于上、下基板是分开制作，故原先多层板可拆分为两个阶段，使得良率可大幅提升。例如，单层板良率为95％，原先四层板良率为0.95*0.95*0.95*0.95≈0.8145，拆分为上下两阶段后，则上基板和下基板中的一个的良率变为0.95*0.95≈0.9025，结构整体良率则为0.95*0.95+0.95*0.95。
[0031]继续参考图1所示，第一基板110具有空腔115和与第二基板120相对的第一表面111。第一基板110还具有背离第二基板120的第二表面112。第二基板120具有与第一基板110相对的第一表面121。电子元件130设置在空腔115内。第一基板110的第二表面112可以与电子元件130的底本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装结构，其特征在于，包括：第一基板，包括内埋于所述第一基板的电子元件；第二基板，位于所述第一基板上方；其中，所述电子元件通过所述第二基板与所述第一基板电性连接。2.根据权利要求1所述的半导体封装结构，其特征在于，所述第二基板具有与所述第一基板相对的第一表面，所述第一基板和所述电子元件都电性连接到所述第二基板的所述第一表面。3.根据权利要求1所述的半导体封装结构，其特征在于，还包括：电性连接件，电性连接在所述第二基板与所述第一基板之间，并且电性连接在所述电子元件与所述第二基板之间。4.根据权利要求3所述的半导体封装结构，其特征在于，还包括焊料，设置在所述电性连接件处，所述第一基板还通过所述焊料与所述第二基板电性连接。5.根据权利要求3所述的半导体封装结构，其特征在于，所述电性连接件包括导电柱。6.根据权利要求3所述的半导体封装结构，其特...

【专利技术属性】
技术研发人员：黄文宏，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：