一种通道随机化减小失配误差的MDAC电路制造技术

技术编号:30893405 阅读:13 留言:0更新日期:2021-11-22 23:35
一种通道随机化减小失配误差的MDAC电路,包括四通道采样开关电容阵列和一个余量放大器模块,通过在采样阶段,随机从四个通道的采样开关电容阵列中选择一个通道对输入信号进行采样,将电容失配误差平均化,进而减小失配对电路产生的影响。本发明专利技术设计多个采样开关电容阵列通道,在每个余量放大器工作周期内,随机选取一个通道进行输入信号的采样,以达到减小电容失配误差的效果,进而提高了整个MDAC和模数转换器的性能。模数转换器的性能。模数转换器的性能。

【技术实现步骤摘要】
一种通道随机化减小失配误差的MDAC电路


[0001]本专利技术涉及一种流水线模数转换器的MDAC设计,特别是涉及一种通道随机化减小电容失配误差的MDAC电路,属于模数转换器领域。

技术介绍

[0002]在流水线模数转换器设计中,通常MDAC电路采用开关电容电路实现,在实际电路中,由于存在工艺偏差等,电容值在制造过程中会偏离理想值,进而影响MDAC的输出,即MDAC的传输曲线会受到电容失配的影响,造成MDAC输出误差,从而影响整个ADC线性度。

技术实现思路

[0003]本专利技术的目的在于克服现有技术的不足之处,提供一种通道随机化减小电容失配误差的MDAC电路,用于提高整个MDAC和模数转换器的性能。
[0004]本专利技术的上述目的主要是通过如下技术方案予以实现的:
[0005]一种通道随机化减小失配误差的MDAC电路,包括四通道采样开关电容阵列和一个余量放大器模块,在采样阶段,随机从四通道采样开关电容阵列中选择一个通道进行输入信号的采样,并且在三个连续采样周期内同一个通道最多只进行一次采样,采样信号发送给余量放大器模块进行放大输出,实现失配误差平均化,减小失配误差对电路产生的影响。
[0006]四通道采样开关电容阵列,由四个结构完全相同的采样开关电容阵列组成;
[0007]第m个通道的采样开关电容阵列包括采样开关SWS_Pm和SWS_Nm、采样电容CSP_m和CSN_m、参考电平开关SWDi_Pm和SWDj_Nm、电容复位开关SWR_m和SWC_m和SWH_m、传输开关SWT_Pm和SWT_Nm;m=1,2,3,4;
[0008]采样电容CSP_m的第一端同时与采样开关SWS_Pm、参考电平开关SWDi_Pm的一端连接,采样开关SWS_Pm的另一端连接输入信号VP,参考电平开关SWDi_Pm的另一端连接参考电压Di,i=0或1;采样电容CSN_m的第一端同时与采样开关SWS_Nm、参考电平开关SWDj_Nm的一端连接,采样开关SWS_Nm的另一端连接输入信号VN,参考电平开关SWDj_Nm的另一端连接参考电压Dj,j=0或1;
[0009]采样电容CSP_m的第一端和CSN_m的第一端之间通过电容复位开关SWR_m相连,采样电容CSP_m的第二端同时与电容复位开关SWC_m、SWH_m以及传输开关SWT_Pm的一端连接,采样电容CSN_m的第二端同时与电容复位开关SWC_m、SWH_m的另一端连接,传输开关SWT_Nm的一端与采样电容CSN_m的第二端连接,传输开关SWT_Pm的另一端作为第m个通道的采样开关电容阵列的正输出端与余量放大器模块的正输入端连接,传输开关SWT_Nm的另一端作为第m个通道的采样开关电容阵列的负输出端与余量放大器模块的负输入端连接。
[0010]参考电压D0代表低参考电平,参考电压D1代表高参考电平;
[0011]i=0时,j=1;i=1时,j=0。
[0012]在余量放大器模块的一个工作周期内,四个通道的采样开关电容阵列中,一个通道的采样开关电容阵列工作在采样时序,一个通道的采样开关电容阵列工作在保持时序,
剩余两个通道的采样开关电容阵列工作在复位时序;
[0013]第m个通道的采样开关电容阵列中,SWS_Pm、SWS_Nm、SWH_m只在采样时序导通,在其他时序关断;开关SWDi_Pm、SWDj_Nm、SWT_Pm、SWT_Nm只在保持时序导通,在其他时序关断;开关SWR_m、SWC_m只在复位时序导通,在其他时序关断。
[0014]对于每个通道的采样开关电容阵列,采样时序和保持时序是不交叠的时钟相位,保持时序和采样时序之间间隔余量放大器模块的一个工作周期;复位时序出现在每个采样时序开始前。
[0015]所述余量放大器模块为差分结构,包括输入复位开关SWA_IN、输出复位开关SWA_OUT、反馈电容CF1和CF2、以及放大器AMP;
[0016]放大器AMP的正输入端同时连接复位开关SWA_IN、反馈电容CF1的一端,复位开关SWA_IN的另一端同时连接放大器AMP的负输入端和反馈电容CF2的一端,放大器AMP的负输出端同时连接反馈电容CF1的另一端和输出复位开关SWA_OUT的一端,放大器AMP的正输出端同时连接反馈电容CF2的另一端和输出复位开关SWA_OUT的另一端;
[0017]放大器AMP的正输入端作为余量放大器模块的正输入端,放大器AMP的负输入端作为余量放大器模块的负输入端;放大器AMP的正输出端作为余量放大器模块的正输出端,放大器AMP的负输出端作为余量放大器模块的负输出端。
[0018]在余量放大器模块的每个工作周期开始时刻,放大器AMP接收到复位信号Φ
A
时,进入复位阶段,对输入端和输出端进行复位;在工作周期的其他时刻对接收的信号进行放大、输出。
[0019]复位开关SWA_IN和SWA_OUT只在放大器AMP的复位阶段Φ
A
导通,在其他时刻关断。
[0020]本专利技术与现有技术相比的有益效果是:
[0021](1)本专利技术在基础的MDAC结构上,采用四通道采样开关电容阵列和一个余量放大器结构,通过四个通道采样开关电容阵列的随机采样工作,减小电容失配误差。
[0022](2)本专利技术采用的多通道采样开关电容阵列,各通道结构完全一致,可根据系统要求设计合适的采样开关电容阵列,再进行多通道采样开关电容阵列的设计,技术可移植性强。
[0023](3)本专利技术根据通道情况设计匹配的时序信号,设计空间大。
附图说明
[0024]图1是本专利技术通道随机化减小失配误差的MDAC电路示意图;
[0025]图2为本专利技术整体MDAC工作时序示意图;
[0026]图3为本专利技术整体MDAC在Φ
A
阶段电路示意图;
[0027]图4为本专利技术整体MDAC采样阶段Φ
S
_1电路示意图;
[0028]图5为本专利技术整体MDAC保持阶段Φ
H
_1电路示意图。
具体实施方式
[0029]下面结合附图对本专利技术作进一步详细的描述:
[0030]本专利技术提供一种四通道采样开关电容阵列MDAC电路,通过通道随机化减小MDAC电容失配,进而提高整个流水线模数转换器的性能。
[0031]如图1所示,本专利技术的MDAC电路,由四通道采样开关电容阵列100和一个余量放大器模块200构成。通过在采样阶段,随机从四通道采样开关电容阵列中选择一个通道进行输入信号的采样,将采样电容失配误差平均化,进而减小电容失配对电路产生的影响。
[0032]四通道采样开关电容阵列100,由四个结构完全相同的采样开关电容阵列组成,第m通道采样开关电容阵列包括采样开关SWS_Pm(m=1,2,3,4。这里设定:m=1表示第一通道采样开关电容阵列;m=2表示第二通道采样开关电容阵列;m=3表示第三通道采样开关电容阵列;m=4表示第四通道采样开关本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种通道随机化减小失配误差的MDAC电路,其特征在于:包括四通道采样开关电容阵列(100)和一个余量放大器模块(200),在采样阶段,随机从四通道采样开关电容阵列中选择一个通道进行输入信号的采样,并且在三个连续采样周期内同一个通道最多只进行一次采样,采样信号发送给余量放大器模块(200)进行放大输出,实现失配误差平均化,减小失配误差对电路产生的影响。2.根据权利要求1所述的一种通道随机化减小失配误差的MDAC电路,其特征在于:四通道采样开关电容阵列(100),由四个结构完全相同的采样开关电容阵列组成;第m个通道的采样开关电容阵列包括采样开关SWS_Pm和SWS_Nm、采样电容CSP_m和CSN_m、参考电平开关SWDi_Pm和SWDj_Nm、电容复位开关SWR_m和SWC_m和SWH_m、传输开关SWT_Pm和SWT_Nm;m=1,2,3,4;采样电容CSP_m的第一端同时与采样开关SWS_Pm、参考电平开关SWDi_Pm的一端连接,采样开关SWS_Pm的另一端连接输入信号VP,参考电平开关SWDi_Pm的另一端连接参考电压Di,i=0或1;采样电容CSN_m的第一端同时与采样开关SWS_Nm、参考电平开关SWDj_Nm的一端连接,采样开关SWS_Nm的另一端连接输入信号VN,参考电平开关SWDj_Nm的另一端连接参考电压Dj,j=0或1;采样电容CSP_m的第一端和CSN_m的第一端之间通过电容复位开关SWR_m相连,采样电容CSP_m的第二端同时与电容复位开关SWC_m、SWH_m以及传输开关SWT_Pm的一端连接,采样电容CSN_m的第二端同时与电容复位开关SWC_m、SWH_m的另一端连接,传输开关SWT_Nm的一端与采样电容CSN_m的第二端连接,传输开关SWT_Pm的另一端作为第m个通道的采样开关电容阵列的正输出端与余量放大器模块(200)的正输入端连接,传输开关SWT_Nm的另一端作为第m个通道的采样开关电容阵列的负输出端与余量放大器模块(200)的负输入端连接。3.根据权利要求2所述的一种通道随机化减小失配误差的MDAC电路,其特征在于:参考电压D0代表低参考电平,参考电压D1代表高参考电平;i=0时,j=1;i=1时,j=0。4.根据权利要求2或3所述的一种通道随机化减小失配误差的MDAC电路,其特征在于:在余量放大器模块(200...

【专利技术属性】
技术研发人员:郭瑞初飞王宗民张铁良冯文晓靳翔纪亚飞邴兆航方贤朋
申请(专利权)人:北京微电子技术研究所
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1