移位寄存器电路制造技术

一种移位寄存器电路，包括被相关地连接到初始输入信号或前面的级的输出信号上、并被连接到彼此反向的第一时钟信号和第二时钟信号上的多个级。每级均包括与三个电容器互连并通过十一个连接点被连接的八个开关器件。这些连接点中的一些根据该级是偶数编号的级还是奇数编号的级而被连接到该第一和第二时钟信号上。这些连接点中的其它连接点在不改变该级的内部构造的情况下，可以以可选择的方式被连接到该第一和第二时钟信号上，以降低功耗。

【技术实现步骤摘要】

本专利技术的各方面涉及移位寄存器电路，更具体地说，涉及有机电致发光显示器中装配的、顺序地输出不同极性的信号的移位寄存器电路。
技术介绍
通常，诸如有机电致发光显示器之类的有源矩阵显示器，在数据线和扫描线彼此交叉的区域中具有像素阵列矩阵。这里，扫描线形成矩阵像素部分的水平线(行线)，扫描驱动器中装配的移位寄存器电路通过扫描线来顺序地提供预定信号。这样的移位寄存器广泛地被分为动态移位寄存器和静态移位寄存器。动态移位寄存器每级需要较少数量的薄膜晶体管(TFT)并且具有较简单的结构，不过动态移位寄存器具有时钟频带窄并且功耗较高的缺点。另一方面，静态移位寄存器每级需要相对较多数量的TFT，但是它具有时钟频带宽和功耗较低的优点。对于将被装配在诸如有机电致发光显示器之类的有源矩阵显示器中的移位寄存器来说，重要的是在不降低移位寄存器功能的情况下，减少TFT的数目。然而，获得电路运行中的高可靠性和低功耗更为重要。此外，由于有机发光显示器最近已变为具有大尺寸面板的较大的显示器，被装配在面板中的扫描驱动器应该包括移位寄存器，从而降低有机发光显示器的尺寸、重量和生产成本。然而，常规的移位寄存器包括p型金属氧化物半导体(PMOS)晶体管和n型金属氧化物半导体(NMOS)晶体管，以致难以把移位寄存器安装到面板中去。此外，由于在产生输出信号时，预定的静态电流流过晶体管，所以包括PMOS晶体管和NMOS晶体管的常规移位寄存器会消耗大量能量。
技术实现思路
因此，本专利技术的一个方面是提供一种2相移位寄存器电路，该电路包括多个PMOS晶体管和电容器，提高收益率，降低生产成本并且减少能量消耗。根据本专利技术的示例性实施例，移位寄存器电路包括n级SRU1到SRUn。每级均被相关地连接到初始输入信号IN或前级的输出信号上，并且被连接到第一时钟信号CLK1和第二时钟信号CLK2上，每级均包括第一开关器件SW1，被连接在第一电源VDD和输出端N2之间；第二开关器件SW2，被连接在该输出端N2和第二电源VSS之间；第三开关器件SW3，被连接在第一节点N1和该输出端N2之间，并具有被连接到该第一开关器件SW1栅电极上的栅电极；第四开关器件SW4，被连接在该第一节点N1和该第二电源VSS之间，并具有被连接到转换部分的输出端上的栅电极；第五开关器件SW5，被连接在第一输入端和该第一开关器件SW1的栅电极之间；第一电容器C1，被连接在该输出端N2和该第一节点N1之间；以及第二电容器，被连接在该第一电源VDD和该第一开关器件SW1的栅电极之间。本专利技术的其他方面和/或优点将在下面的说明中分部分阐明，这将从说明中变得明显，或者可由本专利技术的实践而得知。附图说明本专利技术的这些和/或其它方面和优点，将从下面结合附图的实施例的说明中变得明显并且更容易理解，其中图1为根据本专利技术实施例的移位寄存器的框图；图2为根据本专利技术的第一实施例的图1中移位寄存器电路的级(SRU)的电路图；图3A-3G为示出图1所示移位寄存器电路的输入/输出信号波形的时序图；图4A和4B为根据本专利技术第二和第三实施例的图1中移位寄存器电路的级的电路图；和图5为比较地示出图2、4A和4B所示的级电路的各种互连的表。具体实施例方式现在将详细说明本专利技术的现有实施例，这些实施例的示例在附图中示出，其中相同的标记始终表示相同的元件。为了说明本专利技术，下面参照附图说明实施例。图1为根据本专利技术实施例的移位寄存器的框图。如图1中所示，移位寄存器电路包括多个级(移位寄存器单元)SRU1到SRU(n)。第一级SRU1接收初始输入信号IN，并且第一至第(n-1)级的输出信号分别被提供给其下一级作为输入信号。此外，SRU1到SRU(n)中的每级均包括第一时钟端子CLKa和第二时钟端子CLKb，接收具有彼此相反的相位的第一时钟信号CLK1和第二时钟信号CLK2。在奇数编号的级中，第一时钟端子CLKa接收第一时钟信号CLK1，并且第二时钟端子CLKb接收第二时钟信号CLK2。另一方面，在偶数编号的级中，第一时钟端子CLKa接收第二时钟信号CLK2，并且第二时钟端子CLKb接收第一时钟信号CLK1。也就是说，接收初始输入信号IN或来自前面端子的输出信号以及第一时钟信号CLK1和第二时钟信号CLK2的各级，顺序地通过其各自的输出线输出预定信号。根据本专利技术实施例的移位寄存器电路使用奇数编号的级来顺序地移位具有与初始输入信号相反电平的信号，即具有反向极性，并输出移位信号P1、P2、…、P(n-1)、P(n)；并且使用偶数编号的级来顺序地移位具有与初始输入信号相同相位的信号，并输出移位信号S1、S2、...、S(n-1)、S(n)。这样，移位寄存器电路可以选择从奇数编号的级中顺序输出的P1、P2、…、P(n-1)、P(n)，或者从偶数编号的级中顺序输出的S1、S2、…、S(n-1)、S(n)。例如，在通常使用移位寄存器时，选择从偶数编号的级中输出的S1、S2、…、S(n-1)、S(n)。如图1中所示，可以在各个级SRU1到SRU(n)的输出线中提供预定的电容器C。图2为根据本专利技术第一实施例的图1的移位寄存器电路的级(SRU)的电路图，图3A-3G为示出图1所示移位寄存器电路的输入/输出信号波形的时序图。图2为示出图1所示移位寄存器电路的第一级SRU1的电路图。这里，第一时钟信号CLK1、第二时钟信号CLK2和初始输入信号IN分别被输入给移位寄存器电路的第一级SRU1。如图1中所示，图2中示出的标记CLK1和CLK2分别表示CLKa和CLKb的输入。参见图2，图1中示出的移位寄存器电路的级SRU1包括第一开关器件SW1，被连接在第一电源VDD和输出端N2之间；第二开关器件SW2，被连接在该输出端(OUT)N2和第二电源VSS之间；第三开关器件SW3，被连接在第一节点N1和该输出端N2之间，并具有被连接到第一开关器件SW1的栅电极上的栅电极；第四开关器件SW4，被连接在该第一节点N1和该第二电源VSS之间，并具有被连接到转换部分的输出端上的栅电极；第五开关器件SW5，被连接在第一输入端T1和第一开关器件SW1的栅电极之间；第一电容器C1，被连接在该输出端N2和该第一节点N1之间；以及第二电容器，被连接在该第一电源VDD和该第一开关器件SW1的栅电极之间。这里，第一电源VDD具有高于第二电源VSS的电压电平。此外，可以用PMOS晶体管实现第一到第五开关器件SW1到SW5。第五开关器件具有被连接到第一输入端T1上以接收初始输入信号IN的第一电极，和接收第一时钟信号CLK1的栅电极。此外，第四开关器件SW4具有被连接到第一节点N1上的第一电极、被连接到第二电源VSS上的第二电极和被连接到转换部分的输出端N4上的栅电极。转换部分包括被连接在第一电源VDD和第三节点N3之间的第六开关器件SW6；被连接在第三节点N3和第二输出端T2之间的第七开关器件SW7；被连接在转换部分的输出端N4和第三输入端T3之间且具有被连接到第三节点N3上的栅电极的第八开关器件SW8；以及被连接在第三节点N3和转换部分的输出端N4之间的第三电容器C3。像第一输入端T1一样，第六开关器件SW6的栅电极接收初始输入信号IN。此外，第七开关器件SW7的栅电极接收第二时钟信号CLK2；第二本文档来自技高网...

【技术保护点】
一种移位寄存器电路，包括被相关地连接到初始输入信号或前面的输出信号上、并且被连接到第一和第二时钟信号上的ｎ级ＳＲＵ１到ＳＲＵｎ，每级均包括：第一开关器件，被连接在第一电源和输出端之间；第二开关器件，被连接在该输出端和 第二电源之间；第三开关器件，被连接在第一节点和该输出端之间、并具有被连接到该第一开关器件的栅电极上的栅电极；第四开关器件ＳＷ４，被连接在该第一节点和第二电源之间、并具有被连接到转换部分的输出端上的栅电极；第五开关器件 ，被连接在第一输入端和该第一开关器件的栅电极之间；第一电容器，被连接在该输出端和第一节点之间；和第二电容器，被连接在该第一电源和该第一开关器件的栅电极之间。

【技术特征摘要】
KR 2005-11-4 10-2005-01056971.一种移位寄存器电路，包括被相关地连接到初始输入信号或前面的输出信号上、并且被连接到第一和第二时钟信号上的n级SRU1到SRUn，每级均包括第一开关器件，被连接在第一电源和输出端之间；第二开关器件，被连接在该输出端和第二电源之间；第三开关器件，被连接在第一节点和该输出端之间、并具有被连接到该第一开关器件的栅电极上的栅电极；第四开关器件SW4，被连接在该第一节点和第二电源之间、并具有被连接到转换部分的输出端上的栅电极；第五开关器件，被连接在第一输入端和该第一开关器件的栅电极之间；第一电容器，被连接在该输出端和第一节点之间；和第二电容器，被连接在该第一电源和该第一开关器件的栅电极之间。2.根据权利要求1所述的移位寄存器电路，其中，以PMOS晶体管实现该第一至第五开关器件。3.根据权利要求1所述的移位寄存器电路，其中，该第五开关器件通过被连接到其第一电极上的该第一输入端接收该初始输入信号或前面的输出信号，并且通过其栅电极接收该第一时钟信号。4.根据权利要求1所述的移位寄存器电路，其中，被连接在该输出端和第一节点之间的该第一电容器，被连接在该第二开关器件的第一电极和栅电极之间，并且被充以对应于接通或关断该第二开关器件的电压。5.根据权利要求1所述的移位寄存器电路，其中，被连接在该第一电源和该第一开关器件的栅电极之间的第二电容器，被连接在该第一开关器件的第一电极和栅电极之间，并且被充以对应于接通或关断该第一开关器件的电压。6.根据权利要求1所述的移位寄存器电路，其中，该转换部分包括第六开关器件，被连接在该第一电源和第三节点3之间；第七开关器件，被连接在该第三节点和第二输入端之间；第八开关器件，被连接在该转换部分的输出端和第三输入端之间、并且具有被连接到该第三节点上的栅电极；和第三电容器，被连接在该第三节点和该转换部分的输出端之间。7.根据权利要求6所述的移位寄存器电路，其中，以晶体管实现该第六至第八开关器件。8.根据权利要求6所述的移位寄存器电路，其中，被连接在该第三节点和该转换部分的输出端之间的该第三电容器，被连接在该第八开关器件的第一电极和栅电极之间，并且被充以对应于接通或关断该第八开关器件的电压。9.根据权利要求6所述的移位寄存器电路，其中，该第六开关器件通过其栅电极接收该初始输入信号或前面的输出信号，并且该第七开关器件通过其栅电极接收该第二时钟信号。10.根据权利要求6所述的移位寄存器电路，其中，该第二时钟信号被输入给该第二输入端，并且该第一时钟信号被输入给该第三输入端。11.根据权利要求1所述的移位寄存器电路，其中，每级均包括第一时钟端和第二时钟端，分别用来接收相位彼此相反的第一时钟信号和第二时钟信号。12.根据权利要求11所述的移位寄存器电路，其中，奇数编号的级通过该第一时钟端接收该第一时钟信号并通过该第二时钟端接收该第二时钟信号，偶数编号的级通过该第一时钟端接收该第二时钟信号并通过该第二时钟端接收该第一时钟信号。13.根据权利要求12所述的移位寄存器电路，其中，所述奇数编号的级顺序地移位具有与该初始输入信号相反相位的信号，并将移位后的信号P1，P2，...，Pn输出；并且所述偶数编号的级顺序地移位具有与该初始输入信号IN相同相位的信号，并将移位后的信号S1，S2，...，Sn输出。14.根据权利要求1所述的移位寄存器电路，其中，在该第一时钟信号具有低电平且该第二时钟信号具有高电平时，每级均输出具有与该初始输入信号相反电平的信号，并且在该第一时钟信号具有高电平且该第二时钟信号具有低电平时，每级均保持前面时间段的输出。15.一种移位寄存器级电路，其包括第一到第八开关器件，每个器件均具有栅电极、第一电极和第二电极；第一到第三电容器，每个电...

【专利技术属性】
技术研发人员：申东蓉，
申请(专利权)人：三星移动显示器株式会社，
类型：发明
国别省市：KR[韩国]