存储装置及其控制方法和其控制程序、存储卡、电路基板及电子设备制造方法及图纸

本发明专利技术提供存储装置及其控制方法和其控制程序、存储卡、电路基板及电子设备。其中，存储装置具有一个或多个存储器芯片（２０１～２０Ｎ）。该存储装置（存储器模块１００）具有针对一个或多个存储器芯片的每一个存储规格信息、功能信息等的控制信息的存储部（２２０），并可以改写该存储部中的控制信息。根据在对各个存储器芯片独立设置的存储部中存储的控制信息，可以独立使用存储器芯片，可以提高存储器的互换性和灵活性。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种用于个人计算机(PC)等电子设备中的信息存储的存储器，尤其涉及具有接口功能的存储装置及其控制方法和其控制程序、 存储卡、电路基板及电子设备。
技术介绍
PC采用JEDEC (Joint Electron Device Engineering Council)规格的 SDRAM ( Synchronous Dynamic Random Access Memory ) 、 DDR— SDRAM (Double Data Rate—SDRAM)等存储器。关于这种存储器，专利文献1记载的存储器控制器，包括存储适合 于存储器器件的定时信息的可编程的多个可编程定时寄存器。专利文献2 记载的存储卡内置有微处理器芯片和非易失性存储器芯片，并利用内部 卡总线将它们连接，微处理器芯片包含密钥信息、用途信息、程序命令 信息。专利文献3记载的计算机系统，具有在输入输出处理器中结合了 局域存储器的装配处理器。专利文献4记载的存储器在内部具有SPI驱 动器和存储单元。专利文献5记载的数据处理系统，包括经由单向读出 总线、单向写入总线和地址总线链接数据存储器的CPU。专利文献6记 载的存储器系统，分别设置传输写入数据的总线和传输读出数据的总线， 从而连接了存储器控制器和存储器。专利文献7记载的随机存取存储器 构成为响应周期信号的第1转移，控制向随机存取存储器的数据传输动 作，并且响应周期信号的第2转移，控制来自随机存取存储器阵列的数 据传输动作。专利文献8记载的半导体存储装置，包括具有DRAM部和 DRAM控制及高速缓存/再现控制部的CDRAM。专利文献9记载的同步 DRAM是具有存储器阵列和控制单元的同步DRAM，只能在数据总线的内容与动作状态确认信息相同的情况下设定模式寄存器。专利文献10记载了一种SDRAM等的模式寄存器控制电路。专利文献l:日本特开2004—110785号公报(摘要、图l等) 专利文献2:日本特开平6—208515号公报(摘要、图l等) 专利文献3:日本特开平9一6722号公报(摘要、图2等) 专利文献4:日本特开2005 — 196486号公报(第0029段、图6等) 专利文献5:日本特表平9一507325号公报(摘要、图1等) 专利文献6:日本特开2002—63791号公报(摘要、图1等) 专利文献7:日本特开平11一328975号公报(摘要、图2等) 专利文献8:日本特开平7 — 169271号公报(第0038段、图1等) 专利文献9:日本特开平8—124380号公报(第0020段、图2等) 专利文献10:日本特开平9一259582号公报(第0028段、图1等) 但是，如图1所示，在以往的存储器模块2中，在电路基板上安装 了多个存储器芯片41、 42...4N,并且安装有SPD (Serial Presence Detect) 存储部6，在存储器芯片41、 42...4N上连接着存储器存取用总线8，在 SPD存储部6上连接着SPD存取用总线10。在这种存储器模块2中，存 储器芯片41、 42...4N的类型、定时参数等规格和功能存储在SPD存储 部6中，该存储器模块2与设定环境的匹配性根据SPD存储部6的存储 信息控制。SPD存储部6利用EEPROM(Electrically Erasable Programmable Read-Only Memory)等非易失性存储器构成。与存储器分开设置存储器 所需要的控制参数是需要相应的处理和管理的，耗费部件成本、写入成 本等各种成本。并且，即使存储器模块2具有多个存储器芯片41、 42...4N，也由于 各个存储器芯片41、 42...4N的规格受到SPD存储部6的限制，所以不 能根据不同规格独立使用各个存储器芯片41、 42...4N。即，这种存储器 模块2缺少灵活性。关于这种问题，专利文献1 10未做任何暗示及公开，也没有披露 其解决方案。
技术实现思路
本专利技术的目的在于，针对具有多个存储器芯片的存储器，提高不同 的存储器芯片可以独立地应对不同规格等的灵活性。并且，本专利技术的其他目的在于独立控制存储器芯片，实现存储器的 优化。并且，本专利技术的其他目的在于提高存储器的互换性。为了达到上述目的，本专利技术的存储装置具有一个或多个存储器芯片， 该存储装置具有存储存储器芯片的规格信息及功能信息等的控制信息的 存储部，从而可以进行所述存储装置的存储器芯片的控制信息的改写， 并且在具有多个存储器芯片的结构中，可以根据所存储器的控制信息独 立使用存储器芯片。为了达到上述目的，本专利技术的第一方面的具有一个或多个存储器芯 片的存储装置，存储器芯片具有存储该存储器芯片的控制信息的存储部。 在这种结构中，存储器芯片是构成存储器模块等存储装置的存储器的构 成单位。在存储器芯片中包含一个或多个存储器矩阵。在这种结构中， 存储器芯片的控制信息存储在存储部中，可以利用该存储部中的控制信 息按照存储器芯片单位进行数据的读写，并且可以改写作为存储部的存 储信息的控制信息。因此，可以实现上述目的。为了达到上述目的，在上述存储装置中，优选所述存储器芯片构成 为具有一个或多个存储器矩阵，根据这种结构也能够实现上述目的。为了达到上述目的，在上述存储装置中，优选所述控制信息是所述 存储器芯片的规格信息和/或功能信息，根据这种结构也能够实现上述目 的。为了达到上述目的，在上述存储装置中，优选所述存储部构成为包括存储固定信息的第1存储元件和存储变动信息的第2存储元件，根据 这种结构也能够实现上述目的。为了达到上述目的，在上述存储装置中，优选所述第2存储元件的 所述存储器芯片的变动信息可以根据用于确定所述存储器芯片的地址信 息进行读写，根据这种结构也能够实现上述目的。为了达到上述目的，在上述存储装置中，优选所述第l存储元件利 用非易失性存储元件构成，根据这种结构也能够实现上述目的。为了达到上述目的，在上述存储装置中，优选所述第2存储元件构 成为包括可以进行读写的存储元件，根据这种结构也能够实现上述目的。 为了达到上述目的，本专利技术的第二方面的具有一个或多个存储器芯片的存储装置的控制方法，包括执行如下处理的步骤根据用于确定所 述存储器芯片的地址信息，读写所述存储器芯片的控制信息。根据这种 结构，使用存储器芯片的地址信息来确定存储器芯片，通过改写其确定 的存储器芯片的存储部中的控制信息，可以应对使用环境的变化等，可 以实现存储装置的互换性和优化。为了达到上述目的，本专利技术的第三方面的具有一个或多个存储器芯 片的存储装置的控制程序，使计算机执行以下处理根据用于确定所述 存储器芯片的地址信息，对所述存储器芯片读写该存储器芯片的控制信 息。根据这种结构，利用安装了存储装置的计算机等电子设备侧的计算 机装置，执行这种控制程序，使用存储器芯片的地址信息来确定存储器 芯片。通过在计算机装置侧改写所确定的存储器芯片的存储部中的控制 信息，可以应对使用环境的变化等，可以实现存储装置的互换性和优化， 从而实现上述目的。为了达到上述目的，本专利技术的第四方面的具有存储装置的存储卡， 该存储装置具有一个或多个存储器芯片，所述存储卡构成为所述存储器 芯片具有存储该存储器芯片的控制信息的存储部。根据这种结构也能够 实现上述目本文档来自技高网...

【技术保护点】
一种具有一个或多个存储器芯片的存储装置，该存储装置的特征在于，　存储器芯片具有存储该存储器芯片的控制信息的存储部。

【技术特征摘要】
【国外来华专利技术】1. 一种具有一个或多个存储器芯片的存储装置，该存储装置的特征在于，存储器芯片具有存储该存储器芯片的控制信息的存储部。2. 根据权利要求1所述的存储装置，其特征在于， 所述存储器芯片具有一个或多个存储器矩阵。3. 根据权利要求1所述的存储装置，其特征在于， 所述控制信息是所述存储器芯片的规格信息和/或功能信息。4. 根据权利要求1所述的存储装置，其特征在于， 所述存储部包括存储固定信息的第1存储元件和存储变动信息的第2存储元件。5. 根据权利要求4所述的存储装置，其特征在于，所述第2存储元件的所述存储器芯片的变动信息可以根据用于确定 所述存储器芯片的地址信息进行读写。6. 根据权利要求4所述的存储装置，其特征在于，所述第1存储元件利用非易失性存储元件构成。7. 根据权利要求4所述的存储装置，其特征在于， 所述第2存储元件包括可以进行读写的存储元件。8. —种具有一个或多个存储器芯片的存储装置的控制方法，该存储 装置的控制方法的特征在于，该存储装置的控制方法包括执行如下处理的步骤 根据用于确定所述存储器芯片的地址信息，读写所述存储器芯片的 控制信息。9. 一种具有一个或多个存储器芯片的存储装置的控制程序，该存储 装置的控制程序的特征在于，该存储装置的控制程序使计算机执行以下处理-根据用于确定所述存储器芯片的地址信息，向所述存储器芯片读写 该存储器芯片的控...

【专利技术属性】
技术研发人员：宫本十四广，泷上明夫，猪子昌哉，铃木贵善，小野博之，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]