用于由多列不同存储器阵列共享的限流分压器的装置和方法制造方法及图纸

一种存储器件，包括：　第一存储器阵列，其具有按行和列排列的存储器单元，所述列各有一个对该相应列进行预充电的平衡电路；　第二存储器阵列，其具有按行和列排列的存储器单元，所述列各有一个对该相应列进行预充电的平衡电路；以及　分压 器，其连接到一个预充电电压源，并且还连接到所述第一存储器阵列中的一列的至少一个平衡电路和所述第二存储器阵列中的一列的至少一个平衡电路，该分压器用于限制由所述平衡电路从所述预充电电压源中引出的电流。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】用于由多列不同存储器阵列共享的 限流分压器的装置和方法专利
本专利技术一般涉及计算机存储器领域，尤其涉及一种用于共享多列 不同存储器阵列之间的限流分压器的装置和方法，从而为高密度DRAM架构提供灵活的布图选项。 技术背景正如通常所知的那样，传统的动态随机存取存储器(DRAM)器 件包括多个存储器阵列，这些存储阵列具有按行和列排列的存储器单 元的。典型情况下，每个存储器单元由一个作为存储节点的电容器和 一个存取器件组成，该存取器件将该电容器连接到一个感应节点，在 该感应节点处， 一个读出放大器(sense amplifier)感应和放大该电容 器的充电状态。典型情况下，用一条数字线(digit line)来表示该感 应节点。数字线分组为互补对，连接到相应的读出放大器。 一对数字 线代表一列存储器单元。用于一行存储器单元的存取器件连接到一条 字线(word line),当激活该字线时，其将存储器单元连接到相应的 数字线。作为访问存储器单元的过程的一部分，数字线对在存储器单元存 取操作准备中由一个预充电电路进行预充电。预充电平衡了数字 线对的电压，并将数字线对的电压设定为一个预充电电压电平，后者 通常是该存储器件电源电压的一半。在预充电操作中，所有字线接地， 以保证不改变存储器单元电容器存储的充电状态。当访问存储器单元 时，激活一条字线，以将该行存储器单元连接到相应的数字线。 一次 只能激活存储器单元阵列的一行，其它存储器单元的字线接地，以确 保这些存取器件保持非激活状态。当连接到相应的数字线时，激活的 这行存储器单元的电容器从预充电电压电平改变数字线的电压。通过连接到该相应数字线的读出放大器，来检测电压改变，并将其放大。还是如同通常所知的那样，诸如DRAM之类的存储器件包括冗 余的存储器行和列，以取代有缺陷的存储器行和列。也就是说，将有 缺陷的存储器位置的存储地址重新映射为冗余的存储器。因此，尽管 某个存储器件可能包括一些有缺陷的存储器，但它仍然能够通过使用 冗余存储器而正常工作。例如，当数字线短路连接到字线时，会发生 公知的故障模式。如前所述，在存储器访问操作中，除了被访问的这 行存储器单元外，所有字线都接地。在数字线与字线短路的地方，该 数字线将保持为接地电势。因此，不管该列存储器单元中任何一个存 储器单元的电压电平如何，读出放大器都将感应到低电压电平并将其 放大。此外，与数字线短路连接的字线上的附加负载可能会使得该字 线不能在短路区域中获得足够的电压电平以将这些存储器单元连接 到相应的数字线。所以，短路附近的短路行的存储器单元也是有缺陷 的。有缺陷的列和行导致一种故障模式，其产生有缺陷存储器单元的 交叉。很多情况下，假设交叉故障的数量不超过可用冗余存储器 行和列的数量，则可以重新映射有缺陷存储器单元的存储地址，以使 得可通过使用冗余存储器而正常操作该存储器件。然而，即使有足够数量的冗余存储器，也不能保证有交叉故障的 存储器件可以正常工作。尽管可以用冗余存储器行和列代替有缺陷的 存储器列和行，但短路仍然存在。如前所述，在备用状态下，将字线 接地，将数字线平衡并预充电到一个预充电电压电平。因此，数字线 和字线之间的短路提供了从预充电电压源到地之间的直接连通，这 样，在预充电电压源上形成过高的电流负载。在额外电流负载超出预 充电电压源的电流驱动能力的情况下，该预充电电压源的电压电平可 能会降到低于可接受的预充电电压电平。因此，除短路数字线外的其 它数字线可能也得不到充分的预充电，从而致使其它正常的数字线的 存储器单元也发生故障。即使在其它正常数字线不出故障或者冗余存 储器列可以替代有故障的数字线的不太极端的情况下，由于数字线短 路连接到字线所导致的额外电流负载也会造成更大的功耗。对于交叉故障的情况， 一种用于限制预充电电压源上电流负载的传统方法是在预充电电压源和存储器列的预充电电路之间连接一个 二极管耦合耗尽型n沟道MOS (NMOS)晶体管。该耗尽型NMOS 晶体管表现为一种限流器件，用来将预充电电压源上的最大电流负载 限制到可接受的程度，从而实现数字线的充分预充电。Kirihata等的 Fault-Tolerant designs for 256 Mb DRAM (IEEE, J. Solid-State Circuits,第31巻，第558-66页，April 1996)对该传统方法进行了 详细描述。尽管上述方法很有效，但形成耗尽型NMOS需要附加的 耗尽注入步骤作为制造工艺的一部分。而通常情况下，增加处理歩骤 是不太理想的，因为这必然导致制造产量的下降。因此，需要另一种在其它可修复缺陷造成过高电流负载情况下限 制电压源上的电流负载的方法。
技术实现思路
本专利技术涉及一种具有限流分压器的存储器件，该限流分压器被多 列不同存储器阵列共享，其限制电压源上的电流负载，以防止其他可 修复器件出现故障。该存储器件包括第一和第二存储器阵列，第一和 第二存储器阵列具有按行和列排列的存储器单元。第一和第二存储器 阵列中的每列都连接到一个均衡电路，以对该列进行预充电。该存储 器件中还包括一个分压器，其连接到该预充电电压源并且还连接到第 一存储器阵列的至少一个平衡电路和第二存储器阵列的至少一个平衡电路。该分压器限制由平衡电路从该预充电电压源引出的电流。在 本专利技术的一个方面中，将一个读出放大器区域设置在第一和第二存储 器阵列之间。在该读出放大器区域中形成读出放大器，同时还在其中 形成分压器。每个读出放大器连接到第一存储器阵列的一列和第二存 储器阵列的一列。附图简述附图说明图1是一个存储器件的读出放大器区域和存储器阵列区域的部 分的简图。图2是根据本专利技术实施例的一个存储器件的读出放大器区域和存储器阵列区域的部分的简图。图3是包括根据本专利技术实施例的存储器件的计算机系统的功能 框图。专利技术详述本专利技术的实施例涉及具有限流分压器(bleeder)的存储器件，在 多列不同存储器阵列之间共享该限流分压器，在由于可修复缺陷导致 过高电流负载情况下，该限流分压器限制电压源上的电流负载。下面 结合附图，详细描述本专利技术的示例性实施例，附图是说明书的一部分， 示例性地描述了实现本专利技术的具体实施例。根据对这些实施例的描述 详细，本领域技术人员足以实现本专利技术。但是，本领域技术人员应当 明白的是，也可以不采用这些具体实施例来实现本专利技术。在其它情况 下，为了更清楚地说明本专利技术，省略了对公知电路、控制信号、定时 协议和软件操作的详细描述。在不脱离本专利技术思想或保护范围的前提 下，可以使用其他实施例并可对其进行修改。因此，下面的详细描述 没有限制性意味，本专利技术的保护范围由所附加的权利要求进行定义。图1示出了位于存储器阵列区域110a、 110b之间的一个读出放 大器区域120。应当理解的是图l只是一张简图，为了更清楚地说 明本专利技术，省略了细节内容。但是，即使省略这些细节，对于本领域 普通技术人员而言，也能根据这里提供的描述来实施本专利技术。通常情况下，在存储器阵列区域110a、 110b中的每一个区域中， 存储器单元(未显示)都被排列成字线(未显示)的行和数字线123 的列122。如图1所示，存储器单元的每一列122是由一对互补数字 线123形成的。正如本领域本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1、一种存储器件，包括第一存储器阵列，其具有按行和列排列的存储器单元，所述列各有一个对该相应列进行预充电的平衡电路；第二存储器阵列，其具有按行和列排列的存储器单元，所述列各有一个对该相应列进行预充电的平衡电路；以及分压器，其连接到一个预充电电压源，并且还连接到所述第一存储器阵列中的一列的至少一个平衡电路和所述第二存储器阵列中的一列的至少一个平衡电路，该分压器用于限制由所述平衡电路从所述预充电电压源中引出的电流。2、 如权利要求1所述的存储器件，其中，连接到所述第一存储 器阵列中的一列的所述至少一个平衡电路包括分别连接到所述第一 存储器阵列中第一和第二列的第一和第二平衡电路，并且，连接到所 述第二存储器阵列中的一列的所述至少一个平衡电路包括分别连接 到所述第二存储器阵列中第一和第二列的第一和第二平衡电路。3、 如权利要求1所述的存储器件，其中，所述分压器包括一个 p沟道MOS晶体管。4、 如权利要求1所述的存储器件，其中，所述分压器包括一个 晶体管，当跨接该晶体管的电压增加时，该晶体管表现出饱和电流特 性。5、 如权利要求1所述的存储器件，其中，所述预充电电压源包 括一个电压源，其具有的电压为电源电压的一半。6、 如权利要求1所述的存储器件，还包括一个设置在所述第一 和第二存储器阵列之间的读出放大器区域，在所述读出放大器区域中形成读出放大器，并且，其中所述分压器也形成于所述读出放大器区 域中。7、 一种存储器件，包括第一存储器阵列，其具有按行和列排列的存储器单元，所述列各有一个平衡电路；第二存储器阵列，其具有按行和列排列的存储器单元，所述列各有一个平衡电路；读出放大器区域，其中形成了多个读出放大器，每个读出放大器 连接到所述第一存储器阵列的相应一列，并且还连接到所述第二存储器阵列的相应一列；以及分压器，形成于所述读出放大器区域中，并且连接到一个预充电 电压源以及连接到所述第一存储器阵列的一列和所述第二存储器阵 列的一列的所述平衡电路，所述第一和第二存储器阵列的所述列连接 到所述同一读出放大器。8、 如权利要求7所述的存储器件，其中，所述第一和第二存储 器阵列的所述列包括第一列，并且，所述分压器还连接到所述第一存 储器阵列的第二列和所述第二存储器阵列的第二列的平衡电路，所述 第一和第二存储器阵列的所述第二列连接到所述同一读出放大器。9、 如权利要求7所述的存储器件，其中，所述分压器包括一个 p沟道MOS晶体管。10、 如权利要求7所述的存储器件，其中，所述分压器包括一个 晶体管，当跨接该晶体管的电压增加时，该晶体管表现出饱和电流特 性。11、 如权利要求7所述的存储器件，其中，所述预充电电压源包 括一个电压源，其具有的电压为电源电压的一半。12、 一种存储器件，其具有按行和列排列的存储器单元，每列有 一个用于对该相应列进行预充电的平衡电路，该存储器件包括一个具 有多个读出放大器的读出放大器区域，每个读出放大器通过相应的第 一隔离开关连接到存储器单元的第一多列中的相应一列，并且还通过 相应的第二隔离开关连接到存储器单元的第二多列中的相应一列，所 述读出放大器区域还具有多个分压器，所述分压器各连接到一个预充 电电压源以及连接到所述第一多列中一列的至少一个平衡电路和连 接到所述第二多列中一列的至少一个平衡电路，以限制由所述相应平 衡电路引出的电流。13、 如权利要求12所述的存储器件，其中，所述多个分压器包 括多个p沟道MOS晶体管。14、 如权利要求12所述的存储器件，其中，所述预充电电压源 包括一个电压源，其具有的电压为电源电压的一半。15、 如权利要求12所述的存储器件，其中，所述多个分压器包 括多个晶体管，当跨接各晶体管的电压增加时，该多个晶体管表现出 饱和电流特性。16、 如权利要求12所述的存储器件，其中，连接到所述第一多 列中的一列的所述至少一个平衡电路包括分别连接到所述第一多列 中的第一和第二列的第一和第二平衡电路，并且，连接到所述第二多 列中的一列的所述至少一个平衡电路包括分别连接到所述第二多列 中的第一和第二列的第一和第二平衡电路。17、 一种存储器件，包括第一存储器阵列区域，其中形成了按行和列排列的存储器单元， 所述列各连接到一个相应的平衡电路，该平衡电路也形成于所述第一存储器阵列区域中；第二存储器阵列区域，其中形成了按行和列排列的存储器单元， 所述列各连接到一个相应的平衡电路，该平衡电路也形成于所述第二存储器阵列区域中；读出放大器区域，其中形成了多个读出放大器和多个分压器，每 个分压器连接到一个预充电电压源，并且还连接到形成于所述第一存 储器阵列区域中的至少一个平衡电路和形成于所述第二存储器阵列区域中的至少一个平衡电路；以及第一和第二多个隔离开关，其将每个形成于所述读出放大器区域 中的读出放大器连接到所述第一存储器阵列中的相应一列存储器单 元和所述第二存储器阵列中的相应一列存储器单元。18、 如权利要求17所述的存储器件，其中，在所述第一存储器 阵列区域中形成的所述至少一个平衡电路包括在所述第一存储器阵 列区域中形成的第一和第二平衡电路，并且，在所述第二存储器阵列 区域中形成的所述至少一个平衡电路包括在所述第二存储器阵列区 域中形成的第一和第二平衡电路。19、 如权利要求17所述的存储器件，其中，所述多个分压器包 括多个p沟道MOS晶体管。20、 如权利要求17所述的存储器件，其中，所述多个分压器包 括多个晶体管，当跨接各晶体管的电压增加时，该多个晶体管表现出 饱和电流特性。21、如权利要求17所述的存储器件，其中，所述预充电电压源 包括一个电压源，其具有的电压为电源电压的一半。22、 一种计算机系统，包括 具有处理器总线的处理器；输入设备，其通过所述处理器总线连接到所述处理器，并且用于允许将数据输入所述计算机系统；输出设备，其通过所述处理器总线连接到所述处理器，并且用于 允许从所述计算机系统输出数据；以及存储器件，其通过所述处理器总线连接到所述处理器，该存储器 件具有按行和列排列的存储器单元，每列有一个用于对该相应列进行 预充电的平衡电路，该存储器件包括一个具有多个读出放大器的读出 放大器区域，每个读出放大器通过相应的第一隔离开关连接到存储器 单元的第一多列中的相应一列，并且还通过相应的第二隔离开关连接 到存储器单元的第二多列中的相应一列，所述读出放大器...

【专利技术属性】
技术研发人员：J·韦恩·汤普森，乔治·B·拉德，霍华德·C·基尔希，
申请(专利权)人：米克伦技术公司，
类型：发明
国别省市：