等离子体处理装置制造方法及图纸

本发明专利技术提供一种等离子体处理装置，其包括等离子体处理腔室、基片支承部、生成源RF产生部和偏置RF产生部。基片支承部配置在等离子体处理腔室内。生成源RF产生部构成为能够产生生成源RF信号。生成源RF信号包含多个生成源周期，各生成源周期包含生成源接通状态和生成源关断状态。生成源接通状态具有至少两个生成源功率级。偏置RF产生部耦合于基片支承部，构成为能够产生偏置RF信号。偏置RF信号包含分别与多个生成源周期对应的多个偏置周期，各偏置周期包含偏置接通状态和偏置关断状态。偏置接通状态具有至少两个偏置功率级。根据本发明专利技术，能够提高等离子体蚀刻的处理性能。够提高等离子体蚀刻的处理性能。够提高等离子体蚀刻的处理性能。

【技术实现步骤摘要】
等离子体处理装置


[0001]以下公开涉及等离子体处理装置。

技术介绍

[0002]专利文献1公开了一种在使用电感耦合等离子体(Inductively Coupled Plasma：ICP，也称为变压器耦合等离子体(Transformer Coupled Plasma：TCP))的装置中使RF(Radio Frequency，电磁频率)信号脉冲化的技术。该专利文献1公开了例如使供给到线圈的生成源RF信号和供给到吸盘的偏置RF信号以脉冲序列相反的方式同步。
[0003]现有技术文件
[0004]专利文件
[0005]专利文献1：美国专利申请公开号2017/0040174说明书。

技术实现思路

[0006]专利技术要解决的问题
[0007]本公开提供一种能够提高等离子体蚀刻的处理性能的技术。
[0008]用于解决问题的技术手段
[0009]本公开的一方面的等离子体处理装置包括等离子体处理腔室、基片支承部、生成源RF产生部和偏置RF产生部。基片支承部配置在等离子体处理腔室内。生成源RF产生部构成为能够产生生成源RF信号。生成源RF信号包含多个生成源周期，各生成源周期包含生成源接通状态和生成源关断状态。生成源接通状态具有至少两个生成源功率级。偏置RF产生部耦合于基片支承部，构成为能够产生偏置RF信号。偏置RF信号包含分别与多个生成源周期对应的多个偏置周期，各偏置周期包含偏置接通状态和偏置关断状态。偏置接通状态具有至少两个偏置功率级。第一偏置周期中的向偏置接通状态转变的转变时刻相对于与第一偏置周期对应的第一生成源周期中的向生成源接通状态转变的转变时刻错开。
[0010]专利技术效果
[0011]根据本公开，能够提高等离子体蚀刻的处理性能。
附图说明
[0012]图1是实施方式的等离子体处理装置的构成的概念图。
[0013]图2是表示图1的等离子体处理装置的构成的一例的概要纵截面图。
[0014]图3是表示实施方式的等离子体处理的流程的一例的流程图。
[0015]图4是表示通过实施方式的等离子体处理进行处理的基片的一例的图。
[0016]图5是用于说明实施方式的等离子体处理所使用的RF信号的三等级波形的一例的图。
[0017]图6是用于说明生成源功率和偏置功率的值与表示等离子体的状态的物理量之间的关系的图。
[0018]图7是用于说明实施方式的等离子体处理中使用的RF信号的三等级波形的另一例的图。
[0019]图8是用于说明实施方式的等离子体处理中使用的RF信号的四等级波形的一例的图。
[0020]图9A是用于说明实施方式的等离子体处理中使用的RF信号的延迟的图。
[0021]图9B是用于说明实施方式的等离子体处理中使用的RF信号的延迟的另一图。
[0022]图9C是用于说明实施方式的等离子体处理中使用的RF信号的延迟的又一图。
[0023]图9D是用于说明实施方式的等离子体处理中使用的RF信号的延迟的又一图。
[0024]图10是用于说明实施方式的等离子体处理的RF功率供给中的功率级的组合序列的图。
[0025]图11是表示实施方式的等离子体处理的RF功率供给的流程的例子的流程图。
[0026]图12是用于说明在蚀刻中发生的形状异常的例子的图。
[0027]符号说明
[0028]1ꢀꢀꢀꢀꢀ
等离子体处理装置
[0029]10
ꢀꢀꢀꢀ
等离子体处理腔室
[0030]10a
ꢀꢀꢀ
电介质窗
[0031]10b
ꢀꢀꢀ
侧壁
[0032]10s
ꢀꢀꢀ
等离子体处理空间
[0033]11
ꢀꢀꢀꢀ
支承部
[0034]11a
ꢀꢀꢀ
基片支承部
[0035]11b
ꢀꢀꢀ
边缘环支承部
[0036]12
ꢀꢀꢀꢀ
边缘环
[0037]13
ꢀꢀꢀꢀ
气体导入部
[0038]13a
ꢀꢀꢀ
中央气体注入部
[0039]13b
ꢀꢀꢀ
侧壁气体注入部
[0040]14
ꢀꢀꢀꢀ
天线
[0041]20
ꢀꢀꢀꢀ
气体供给部
[0042]21
ꢀꢀꢀꢀ
气源
[0043]22
ꢀꢀꢀꢀ
流量控制器
[0044]30
ꢀꢀꢀꢀ
功率供给部
[0045]31
ꢀꢀꢀꢀ
RF功率供给部
[0046]31a
ꢀꢀꢀ
生成源RF产生部
[0047]31b
ꢀꢀꢀ
偏置RF产生部
[0048]32
ꢀꢀꢀꢀ
DC功率供给部
[0049]40
ꢀꢀꢀꢀ
排气系统
[0050]W
ꢀꢀꢀꢀꢀ
基片
具体实施方式
[0051]以下，参照附图详细说明用于实施本公开的等离子体处理装置的方式(下文中记
载为“实施方式”)。另外，本公开不限于该实施方式。此外，在处理内容不矛盾的范围内，可以适当地组合各实施方式。此外，在以下各实施方式中，对相同的部分标注相同的符号，省略重复的说明。
[0052](蚀刻中所发生的形状异常的例子)
[0053]首先，在说明实施方式之前，说明硅膜的蚀刻中所发生的形状异常的例子。图12是用于说明硅膜的蚀刻中所发生的形状异常的例子的图。
[0054]近年来，在半导体制造技术中，加工深宽比高的孔的技术引人关注。作为一个示例，有高深宽比接触孔(HARC)。HARC用于DRAM(动态随机存取存储器)、三维NAND。用于DRAM的HARC的深宽比例如为45，用于三维NAND的HARC的深宽比超过65。
[0055]随着形成的孔的深宽比增加，在垂直方向上笔直地形成孔变得困难。例如，如图12的(A)所示，随着接近孔的底部附近，发生前端变细的现象。作为该现象的原因，认为是例如等离子体中的离子的入射方向相对于孔的深度方向倾斜，离子难以被输送到孔的底部。此外，认为离子滞留在孔中，阻碍后续离子的前进路径等。
[0056]此外，如图12的(B)所示，存在因蚀刻削下了的物质和/或由等离子体产生的反应产物堆积于基片的情况。当孔的开口附近的物质堆积时，孔的开口阻塞，蚀刻不再进行。此外，即使开口没有完全阻塞，也存在因蚀刻产生的产物滞留在孔的内部的情况。当产物滞留在孔的内部时，离子变得难以到达孔的内部，孔的形状发生变形，或者蚀刻不再进行。
[0057]此外，存在掩模的开口的边缘部分因蚀刻而被削去的情况。在这种情况下，如图12的(C)所示，会发生称为弓形歪曲的现象，也就是，离子相对于孔的入射方本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种等离子体处理装置，其特征在于，包括：等离子体处理腔室；配置在所述等离子体处理腔室内的基片支承部；生成源RF产生部，其耦合于所述等离子体处理腔室，构成为能够产生生成源RF信号，所述生成源RF信号包含多个生成源周期，各生成源周期包含生成源接通状态和生成源关断状态，所述生成源接通状态具有至少两个生成源功率级；和偏置RF产生部，其耦合于所述基片支承部，构成为能够产生偏置RF信号，所述偏置RF信号包含分别与所述多个生成源周期对应的多个偏置周期，各偏置周期包含偏置接通状态和偏置关断状态，所述偏置接通状态具有至少两个偏置功率级，第一偏置周期中的向偏置接通状态转变的转变时刻相对于与所述第一偏置周期对应的第一生成源周期中的向生成源接通状态转变的转变时刻错开。2.根据权利要求1所述的等离子体处理装置，其特征在于：所述向偏置接通状态转变的转变时刻相对于所述向生成源接通状态转变的转变时刻被延迟。3.根据权利要求1或2所述的等离子体处理装置，其特征在于：所述第一偏置周期中的向偏置关断状态转变的转变时刻与所述第一生成源周期中的向生成源关断状态转变的转变时刻实质上相同。4.一种等离子体处理装置，其特征在于，包括：等离子体处理腔室；配置在所述等离子体处理腔室内的基片支承部；生成源RF产生部，其耦合于所述等离子体处理腔室，构成为能够产生生成源RF信号，所述生成源RF信号包含多个生成源周期，各生成源周期包含生成源接通状态和生成源关断状态，所述生成源接通状态具有至少两个生成源功率级；和偏置RF产生部，其耦合于所述基片支承部，构成为能够产生偏置RF信号，所述偏置RF信号包含分别与所述多个生成源周期对应的多个偏置周期，各偏置周期包含偏置接通状态和偏置关断状态，所述偏置接通状态具有至少两个偏置功率级，第一偏置周期中的向偏置关断状态转变的转变时刻相对于与所述第一偏置周期对应的第一生成源周期中的向生成源关断状态转变的转变时刻错开。5.根据权利要求4所述的等离子体处理装置，其特征在于：所述向偏置关断状态转变的转变时刻相对于所述向生成源关断状态转变的转变时刻被延迟。6.根据权利要求4或5所述的等离子体处理装置，其特征在于：所述第一偏置周期中的向偏置接通状态转变的转变时刻与所述第一生成源周期中的向生成源接通状态转变的转变时刻实质上相同。7.根据权利要求1～6中任一项所...

【专利技术属性】
技术研发人员：金俸奭，井上雅博，大秦充敬，小林宪，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：