用于动态随机存储器冗余设置的激光链路译码器制造技术

本文揭示了一种用于存储器冗余设置的译码器，它允许按照多个熔断器的状态替换许多地址上的存储单元。（*该技术在2011年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术属于集成电路领域，特别是针对存储器。附图说明图1表示一种现有技术的动态随机存取存储器(DRAM)冗余设置(或冗余系统，redundancy scheme，下同)的示意图，这一设置包括主存储区间和多个冗余存储器区间，前者用带下标的MB标出，后者每个与一个存储区间相联，用带有同样下标的RB标出。每一存储器冗余区间RB同与它相关的存储区间MB共享位线(每一条位线表示为BL)。图1还表示了多个读出放大器，每一读出放大器S/A与相关的存储区间相邻并带有同样的下标，存储器冗余区间能提供多种用途，例如，若存储区间MB1中的字线WL1或在该字线WL1上的存储单元损坏时，冗余存储区间RB1中的字线WL1R及其一排存储单元(图示为垂直的一列)就被采用(每一星号代表一个存储单元)。本专利技术的一个目的是提供一种新的，改进的译码器。本专利技术的另一目的是提供一种用于存储器冗余设置的新的、改进的译码器。本专利技术的这些和其它目的及其特点和优点，从下列结合附图给出的详细说明中变得明显，图中使用了适当的标号。本专利技术的上述目的是通过一系列从支路接收输入信号的晶体管所构成的译码器来完成的。每一支路包含一熔断丝，可按照具体的地址状态(即1或0)来设定。所以，译码器能够对特定的地址作出反应。译码器连接到一条与其晶体管相连的公共线，该公共线在当前地址(它是一位一位地输入到对应的支路上的)与主存储器决定要替换的地址相符时便达到一种必需的状态，处于该状态的公共线能够激励使冗余替换存储器工作的驱动器。每一译码器还包括多个只与其一部分晶体管相连的熔断丝，设定这些熔断丝，便可替换在当前地址以前所有存储单元中的一段。图1表示一种现有技术的动态随机存取存储器(DRAM)冗余设置的示意图，图2表示本专利技术的DRAM冗余安排的第一个推荐的实施例的示意图，图3表示本专利技术实现的64兆位DRAM的第一个推荐的布局，其中某些选定的部件带有展开图，图4表示本专利技术实现的64兆位DRAM的第二个推荐的布局，与图3中所示的有所不同，图5是一种可能的安排的设置图，表明用信号位来选择刷新的字线，图6表示行冗余安排的方框图，图7表示所冗余激光链路译码器的示意图。图2表示本专利技术的DRAM冗余安排的第一个推荐的实施例的示意图。如图所示，对多个存储区间只要求有一个存储器冗余区间RB。存储器冗余区间RB有其自己的独立位线(均标为BL)，这与已有技术中冗余区间与相关的存储区间共享位线是不同的。这里，局部输入/输出(L I/O)数据线由存储器冗余区间RB和多个存储区间MB共享。若存储区间MB1中的字线WL1出现故障，则冗余区间的字线WL1R与冗余区间RB中的相关存储单元一起使用。在其它情况下，也可以通过使用冗余区间RB来取代任一其它区间中的存储单元和字线。能够被修正的字线和相关电路(即存储单元)的数量取决于冗余区间中字线和相关电路的数量。这样，如果冗余区间具有5列存储单元，则可修正任一其它存储区间中的5条字线和相关的单元。图3表示用本专利技术实现的64兆位DRAM的第一个推荐的布局，附有某些选定部件的展开图。在图3的64兆DRAM中有8000(8K)存储单元，16000(16K)字线和2000(2K)读出放大器(S/A)，如图中所示，沿虚线的一个部分的展开图详细画出了一个16兆位的四分体2，在每一16兆四分体中有4000(4K)存储单元和8000(8K)字线。每个16兆位存储器的四分体有一个冗余行4的区间，在本例中，每一冗余行4的区间中有64行冗余存储器。每一16兆位的四分体2分成四个4兆位(4meg)的存储区间，每一区间包括四个512千位(512K)的存储阵列。如图所示，另一沿虚线的展开图详细画出了一个4兆的存储区间。为便于说明起见，仅标出了一个512K阵列与它的一组读出放大器S/A。每一阵列与一组读出放大器相接，在每一4兆区间内有1000(1K)存储单元和2000(2K)字线，一个4兆区间内的位线数量为2000数量级。图中标明的512K阵列及其相联的读出放大器S/A被展开为更详细的图，其中的位线BL是绞合型的。在每一512K阵列中有128个存储单元和256条字线，字线WLINE和位线YSELECT分别表示由对应的行译码器和列译码器YDEC选出的一条字线和一条位线，图中位线与字线相交处表明选中的存储单元的位置。一小段标明“冗余位线”的排列紧密的垂直线表示用于冗余存储单元的位线，用于地址、控制和输入/输出(I/O)的连接器用芯片2中央的一列小方块表示，宽带数据通路电路的位置则如图所示。图4表示用本专利技术实现的64兆位DRAM的与图3不同的第二种推荐的布局，冗余区间的位置与图3所示的不同，注意冗余区间靠近列译码器(YDEC)，冗余区间靠近列译码器的这一位置能够提高存储器的工作速度。必须对DRAM的存储单元进行刷新以避免丢失数据，一般来说，这是通过对某个单元的字线通电以允许该单元的位线经读出放大器重新对这一单元送入数据来完成的。存储单元在其数据读出后要求刷新，为了防止用泄漏电容而丢失数据，也要求例行地进行刷新。在这一64兆DRAM推荐的实施例中，刷新操作为每次刷新8K存储单元，这就要求在64兆芯片上每次刷新四条字线(每条字线2K存储单元)。列地址程序(CA PROG)提供信号位CA或CA_，用于选择刷新的四条字线，包括任意一条希望从中得到相关单元数据的字线。图5表示一种用信号位选择刷新字线的可能方法。它刷新处于对角位置的一对16兆四分体中两条字线上的存储单元。例如，当信号位CA为逻辑高时，与其互补的信号位CA_为逻辑低，结果，在图5所示的安排中，16兆四分体1的两条字线与16兆四分体4中的两条字线一起被刷新。反过来，当信号位CA_为逻辑高时，与其互补的信号位CA为逻辑低，由此使16兆四分体2和3中的两条字线被刷新。在上述对信号位CA和CA_逻辑状态给出的任一情形中，被选中刷新的单元所在的字线就是被选来读取信息的单元的字线，被选定字线上各单元的刷新在读出选定单元的信息之后进行。如果选中单元的行地址对应于由电路(未画出)判定为出故障的字线的地址，便按照下面的叙述用冗余字线的单元来取代该单元。图6表示行冗余安排的方框图，如图所示，冗余行4分别表示为左右备用行阵列，各分成2组8字线(WL)、1组16字线和1组32字线，包括标号为1、2、3和4的译码器在内的使能电路，能使标号为1、2、3和4的冗余字线区间根据从多个激光链路译码器收到的信号来替换4兆区间内存储器的各行字线。一种替代的作法是，在使能电路中用驱动器代替译码器，而一组激光链路译码器则通过它们来确定备用行中的冗余行选择。尽管图6中仅画了8个激光链路译码器，也可以采用更多个或更少个，并可由来自非冗余的或主存储器阵列的一部分地址对字线上的冗余存储器编址。这样，尽管来自主存储器的当前地址是例如12位长，冗余存储器可以，例如，用2至4位来编址，这2至4位可以反映12位长的当前地址中的最后2至4个有效位。字线区间1包括32条可由行地址RA0至RA4编址的地址线，字线区间2包括16条可由行地址RA0至RA3编址的字线，字线区间3包括8条可由行地址RA0至RA2编址的字线，字线区间4包括4条可由行地址RA0至RA2编址的字线。根据上述的编址方法，假如本文档来自技高网...

【技术保护点】
一种译码器，包括：多个晶体管，一条公共的信号线，连接到所述多个晶体管中每一个，多个输入电路，每一输入电路连接到所述多个晶体管中相关的一个，并包括一个熔断器，多个熔断器，串联在一起，其中每一个进一步连接到所述多个晶体管中相关的 一个。

【技术特征摘要】
US 1990-6-19 540.2541.一种译码器，包括多个晶体管，一条公共的信号线，连接到所述多个晶体管中每一个，多个输入电路，每一输入电路连接到所述多个晶体管中相关的一个，并包括一个熔断器，多个熔断器，串联在一起，其中每一个进一步连接到所述多个晶体管中相关的一个。2.如权利要求1的译码器，其特征在于，每一所述熔断器是可用激光熔断的。3.如权利要求1的译码器，其特征在于，进一步包括连接到所述信号线的预充电电路。4.如权利要求1的译码器，其特征在于，每一所述输入电路包括第一、第二和第三晶体管，所述第一晶体管连接到所述反相器的输出和所述输入电路熔断器，所述第二晶体管连接到所述反相器的输入和所述输入电路熔断器，所...

【专利技术属性】
技术研发人员：希普特伦，
申请(专利权)人：得克萨斯仪器公司，
类型：发明
国别省市：US[美国]