半导体存储装置制造方法及图纸

有一种半导体存储装置，其中包括存储晶体管的存储阵列的众多数据线分成众多的块，这些存储晶体管按照所存数据被安排成矩阵形式并具有高或低的阈电压，以及其中检测放大器用于在时间上分散地放大信号。分别对应于奇数和偶数的相邻的数据线的第一和第二检测放大器组如此安排，以便在第一组检测放大器送出输出信号时，将字线加以切换，同时另一组检测放大器完成操作，将对应于所切换的字线的存储单元中所读出的信号分别予以放大。（*该技术在2014年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体存储装置，更具体地，例如涉及到有效地用于高速读取的批量EEPROM(可电擦除和可编程只读存储器)的技术。批量EEPROM是非易失存储装置，它的功能是进行操作，用电的方法成批地擦除一个芯片上形成的所有存储单元，或擦除其中几组存储单元。这样的批量EEPROM在下列资料中都曾提到1980年IEEE国际固态电路会议论文集第152-153页;1987年IEEE国际固态电路会议论文集第76-77页;和1988年第23卷IEEE固态电路杂志第1157-1163页。图27是1987年国际电子装置会议支所报告的一个批量EEPROM单元的剖面结构图。在结构上该存储单元和任何普通存储单元都很相似;换句话说，它包括一个双层门结构中的绝缘门场效应管(以后称为MOSFET或简称为晶体管)。在图27中，参考数码8代表一个P型硅基片，11代表在硅基片8上形成的P型扩散层，10代表在硅基片8上形成的低密度N型扩散层，以及9代表分别在P型和N型扩散层11、10上形成的N型扩散层。还有，参考数码4代表通过P型硅基片8在薄氧化膜7上形成的浮动门，6代表通过氧化膜7在浮动门4上形成的控制门，3代表漏电极，以及5代表源电极。换句话说，图27的存储单元是在N沟道双层门结构中用MOSFET生成的，数据存放在晶体管内，实际上数据是作为阈电压的参量存放在晶体管内。除非特别注明，下面所描述的例子中用于存放数据的晶体管(以后称之为晶体管)都是N沟道型。将数据通过程序写入图27中的存储单元的操作和EPROM的操作类似。换句话说，程序写入的操作是如下完成的将接连到漏电极3的漏区9附近所产生的热载体注入浮动门4。由于程序写入操作，从控制门6的角度看，存储晶体管的阈电压比不进行程序写入操作时要高。另一方面，在擦除操作中，由于在源电极5上加了高电压，在控制门4和连至源电极5的源区9之间产生了高电场。利用隧道现象通过薄氧化膜7在浮动门4内存储的电子即通过源区9被拉入源电极5。因此，所存储的数据即被擦除。换句话说，从控制门6的角度看，擦除操作降低了存储晶体管的阈电压。在读取操作中，加到漏电极3和控制门6上的电压相对地限于小的数值，以防止对存储单元有微弱的程序写入，也就是，阻止不希望的载体注入浮动门4。例如，低如1伏的电压加在漏电极3上，和低如5伏的电压加主控制门6上。这些电压施加上去，用于检测流往存储晶体管的沟道电流的大小和用于决定在存储单元内所存数据是“0”还是“1”。上面所述的存储晶体管的读取操作所完成的一个存储周期慢至大约1μs。本专利技术者特别注意下列事实当数据输出时，下一个地址可能输入数据，他们并且考虑数据会以高速连续串行读出。本专利技术的一个目的是提供一种半导体存储装置，它能用于高速串行读取数据并能减少峰值电流。本专利技术的另一个目的是提供一种半导体存储装置，它能用于减少相邻的数据线至数据线的耦合效应。参照以下描述和附图，将能更清楚地了解本专利技术的这些和其他目的以及新特点。本专利技术的目的可由下述装置完成一个半导体存储装置，其中众多的包括存储半导体的存储阵列的数据线排列成矩阵形式，同时这些按照所存数据而具有高或低阈电压的数据线分成众多块;以及用于放大信号的检测放大器，它们在时间上分散地完成放大操作。此外，对应于相邻数据线的奇数和偶数线安排了第一组和第二组检测放大器，它们作如下安排当一组检测放大器送出输出信号时，字线即进行切换，此时另一组检测放大器被安排去完成放大信号的操作，所放大的信号是从对应感动所切换的字线的存储单元内读出的。利用上述半导体存储装置，由于检测放大器在时间上分散操作，因此峰值电流是可以减少的，又由于交替地对奇数和偶数数据线完成读操作，所以相邻数据线至数据线的耦合噪音可以减少，以及可以有效地完成连续串行高速操作。附图说明图1是实施本专利技术的批量EEPROM的框图。图2是上述存储器的底板和它的外设的原理线路图。图3是用于解释根据本专利技术的半导体存储装置的数据线和检测放大器之间的关系的线路图。图4是用于解释根据本专利技术的半导体存储装置的数据线和检测放大器之间的关系的另一个线路图。图5是用于解释根据本专利技术的半导体存储装置的数据线和检测放大器之间的关系的又一个线路图。图6是在本专利技术之前所了解到的数据线和检测放大器例子的线路图。图7是一个基本波形图，用于解释根据本专利技术的半导体存储装置内部电路的读操作。图8是用来解释对应于图3实施例的读操作例子的波形图。图9是根据本专利技术的半导体存储装置的连续读操作的时序图。图10是根据本专利技术的半导体存储装置的另一个连续读操作的时序图。图11是根据本专利技术的半导体存储装置的又一个连续读操作的时序图。图12是用于解释对应于图9操作模式的内部线路的操作的流程图。图13显示用于解释对应于图10操作模式的内部线路的操作的流程图。图14显示用于解释对应于图10操作模式的内部线路的操作的流程图的剩余部分。图15显示用于解释对应于图11操作模式的内部线路的操作的流程图的一部分。图16显示用于解释对应于图11操作模式的内部线路的操作的流程图的另一部分。图17显示用于解释对应于图11操作模式的内部线路的操作的流程图的剩余部分。图18是实施本专利技术的另一个半导体存储装置的主要部分的框图。图19是用于解释根据本专利技术的半导体存储装置的数据线和差动检测放大器间的关系的线路图。图20是用于解释根据本专利技术的半导体存储装置的数据线和差动检测放大器间的关系的另一个线路图。图21是用于解释图20线路操作例子的波形图。图22是用于解释根据本专利技术的半导体存储装置的数据线和差动检测放大器间的关系的又一个线路图。图23是用于解释图22线路操作例子的波形图。图24是用于解释根据本专利技术的半导体存储装置的另一个读取线路的框图。图25是用于解释根据本专利技术的半导体存储装置的数据线和检测放大器间的关系的又一个线路图。图26是例如使用根据本专利技术的半导体存储装置的微机那样的数据处理系统的框图。图27是常规存储单元的例子的原理剖面图。图28是存储单元的另一个例子的原理剖面图。图1是实施本专利技术的批量EEPROM的框图。任何已知的半导体集成电路技术可用于在一块半导体基片上形成每一块如图1所示线路块，虽然不必要限定，但基片材料可以是单晶硅。根据本实施例，虽不必限定，但存储器阵列可包括4块存储器底板MAT。每块存储器底板具有副译码器SUB-DCR，用于产生字线WL选择信号。为了实现集成度，字线与字线的间距做得很窄，同时存储器底板MAT间的副译码器为两侧的存储器底板MAT产生字线选择信号。如解释图所示，存储器底板MAT的字线交替地接至两个副译码器SUB-DCR，后者把存储器底板MAT夹在中间。下面显而易见，主译码器MAN-DCR的线路用于形成信号，后者用于选择一个选择MOSFET，从而选择众多的存储单元，该线路还用于设置副译码器SUB-DCR的选择和非选择级别。门译码器GDCR产生信号用于选择由主译码器MAN-DCR选择的一个存储块中的一个存储单元。虽不必限定，但在存储底板MAT中形成的存储晶体管可同时完成擦除和程序写入操作，这是通过将电荷注入浮动门並使它依靠隧道电流从那里发射电荷而完成的。此外，存储晶体管可利用如图27所示的隧道电流来完成擦除操作。虽不必限定，但检测放大器SA如以后本文档来自技高网...

【技术保护点】
一种半导体存储装置，包括： 众多字线； 众多数据线； 众多存储单元；其中 每个存储单元具有一个第一扩散区和一个第二扩散区、一个浮动门和一个控制门，其中控制门连接至一条字线，同时第一扩散区连至一条数据线，所述半导体存储装置包括： 用于将通过数据线提供并存放在每个单储单元Ｓ中的数据加以放大以及将所放大数据加以输出的检测放大器，其中每个存储单元Ｓ都连至所选数据线；以及 用于顺序接收选择信号的选择切换线路，该选择信号用于将存储在所选存储单元Ｓ中的数据顺序提供给检测放大器；其中 选择切换线路根据检测放大器所收到的选择信号顺序地提供数据，同时其中检测放大器将数据线上的数据顺序加以放大并输出所放大的数据。

【技术特征摘要】
JP 1993-7-26 203570/931.一种半导体存储装置，包括众多字线；众多数据线；众多存储单元；其中每个存储单元具有一个第一扩散区和一个第二扩散区、一个浮动门和一个控制门，其中控制门连接至一条字线，同时第一扩散区连至一条数据线，所述半导体存储装置包括用于将通过数据线提供並存放在每个单储单元S中的数据加以放大以及将所放大数据加以输出的检测放大器，其中每个存储单元S都连至所选数据线；以及用于顺序接收选择信号的选择切换线路，该选择信号用于将存储在所选存储单元S中的数据顺序提供给检测放大器；其中选择切换线路根据检测放大器所收到的选择信号顺序地提供数据，同时其中检测放大器将数据线上的数据顺序加以放大並输出所放大的数据。2.根据权利要求1的半导体存储装置，其中根据众多数据线来提供检测放大器。3.根据权利要求2的半导体存储装置，还包括对地址信号作出响应而用于选择每个检测放大器的输出信号的数据选择线路。4.一种半导体存储装置，包括众多字线;众多数据线;众多存储单元;其中...

【专利技术属性】
技术研发人员：佐藤弘，吉田敬一，辻川哲也，
申请(专利权)人：株式会社日立制作所，
类型：发明
国别省市：JP[日本]