动态每单元一位到多位转换的存贮器制造技术

公开一个具有存贮单元（２００）的存贮器系统，此存贮单元用于存储多阈级中的一个以使每单元的存贮多于一位。此存贮系统包含一开关控制（２０５），允许选择一个包括一个多级单元模式和标准单元模式的操作模式。此存贮系统还包括一读电路，用来当用标准单元模式操作时每单元读一位，及当用多级单元模式操作时每存贮单元读多位数据。一编程电路每存储单元编程一位数据，用于当用标准单元模式操作时寻址存贮单元；及每存储单元编程多位数据，用于当用多级单元模式操作时寻址存贮单元。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及在存贮设备中存储数据，更准确地说，涉及一个每单元一位到每单元多位可动态转换的存贮系统。
技术介绍
存贮设备具有关于存储数据的许多应用。某些存贮设备通过改变关于此设备的传导阈值的特性来存储特定的状态。典型地，为了将数据编程到存贮设备中，对此存贮设备配置传导阈值致使电流传导代表第一状态和电流不传导代表第二状态。但是，这样的存贮设备是可配置的，用来存储有一范围阈级，因此允许存储模拟数据。模拟数据的存储允许在单个存贮单元中存储多位数据，这称为多级单元(multi-level cell)。有一些以前的专利讨论了多级存储。Harrari的美国专利号为5003940的专利为具有多状态存储单元的快速EEPROM存储系统(以下简称Harrari)，依据分离沟道的快速电可擦只读存贮器(EEPROM)的存贮单元的阈电压Vt定义多级状态。采用其四个状态，Harrari能通过把多编程脉冲加到每个存储单元上去，使每个存贮单元存储两位数据。Mehrota等的美国专利号为52163021的专利为多状态EEPROM读写电路和技术(以下简称Mehrota)也描述了多级存贮系统。象Harrari一样，Mehrota根据存贮单元的阈电压定义了四个状态。但是，当每个单元存储多于一位时，此存储系统的可靠性就会减小。因此，希望增加能够存储多于每单元一位的存贮系统的可靠性。对于某些数据类型的数据存储的完整性可以通过采用纠错编码增加，但是，其它的数据类型，诸如编码，在有一纠错系统情况下编码操作更加困难。由于与其它数据类型相比，某些数据类型的数据存储的完整性要求更加严格，因此，希望将某些数据类型存储在低密度存贮器中，而将其它的数据类型存储在高密度存贮器中。专利技术概述和目的因此，本专利技术的一个目的是每个快速存贮单元存储多于一位的数据。本专利技术的另一个目的是允许用户在一存贮器几部分中每单元存储多于一位的数据，而在该存贮器的其它几部分中每单元存储一位的数据。本专利技术的再一个目的是实现一个存贮系统，它能够从每单元存储一位到每单元存储多位动态地切换。这些和其它的一些目的在一存贮系统中实现，此存贮系统具有许多存储单元用于在该存储单元中存储许多阈级中的一个。这些阈级划分出供指示状态用的2n个触发脉冲(window)以表示对那些存储单元有“n”位数据的存储。此存贮系统还包含一个开关控制，以便允许选择用于包括一个多级单元模式和一个标准单元模式的存贮系统的一个操作模式。此存贮系统还进一步包括一读电路，用来当用标准单元模式操作时每单元读一位数据，和当操作在多级单元模式时每存贮单元读多位数据。为了给存贮单元编程，此存贮系统含有一个编程控制器。当开关控制表明选择标准单元模式时，此编程控制器对所寻址的存储器单元进行每存储单元一位数据的编程，以及当开关控制表明选择多级单元模式时此编程控制器对所寻址的存储器单元进行每存储单元多位数据的编程。一编程调整器有选择地编程被寻址的一些存贮单元的一部分，以便当开关控制表明选择多级单元模式时适应每单元存储多位，并且当开关控制表明选择标准单元模式时有选择地编程前述被寻址的一些存贮单元。此编程电路还包括耦合到前述读电路的校验逻辑，用于把存储在被寻址的一些存贮单元中的那些阈级和所希望的数据进行比较。此检验逻辑识别需要额外编程的一些存贮单元。本专利技术的其它的目的、性能和优点将从附图及后面的详细描述中表现出来。附图的简要描述本专利技术的目标、性能和优点将参照下面的附图，从本专利技术的后面的较佳实施例的详细描述中表现出来。附图说明图1是一个说明一存贮系统和微处理器的高级方框图。图2是一个说明本专利技术的存贮系统的一个实施例的高级方框图。图3说明了根据所述存贮系统的一个实施例所配置的存贮器阵列和一个阵列负载。图4说明了根据本专利技术的一个实施例所配置的一个读出系统。图5说明了根据本专利技术的一个实施例所配置的用于一奇和偶输出线的一个选择电路和一个比较电路。图6是一个说明所述存贮系统的编程校验部分的高级方框图。图7说明了根据同时读出十六位的一个存贮系统配置的一个编程调整器。详细描述本专利技术包括一存贮系统，此存贮系统在一标准单元模式和一多级单元(MLC)模式之间是动态地切换的。当操作在所述MLC模式时，此存贮系统每单元存储多位。当操作在所述标准单元模式时此存贮系统每单元存储一位。在一个实施例中，当操作在所述MLC模式时，本专利技术的多级存贮器每单元存储二位。本专利技术允许在存贮器的几部分每单元存储一位和此存贮器的另外几部分每单元存储多位之间动态切换。虽然本专利技术连同一每单元存储二位的存贮系统一起被描述，但是，在不脱离本专利技术的精神和范围的前提下，通过增加阈级的数量就可以在一个单元中存储任意数量的位。和本专利技术的存贮系统一起被描述的是一个在一标准单元模式和一多级单元(MLC)模式之间动态切换的存贮系统。另外，在不脱离本专利技术的精神和范围的前提下，可以采用一种可动态地在许多存储模式，诸如每单元存储1位、1.5位、2位等等之间切换的存贮系统。在一个存储器中每单元存储一位和每单元存储多位之间切换的能力具有许多应用。例如，动态的每单元一位至每单元多位的切换的存贮器容许制造一种至少提供两种密度的设备的能力。另外，动态的每单元一位至每单元多位切换的存贮器用于海量存储应用中。例如，如果以每单元多位的方式存储数据表现出较低的读写可靠性，那么应在可靠性和密度之间取得平衡。图1说明了根据本专利技术的一个实施例配置的一个系统方框图。此动态可切换存贮系统可用于任何利用一个多级存贮的系统、例如一个计算机系统中的应用。这种的一个计算机系统的一部分包括一微处理器100、总线103和存贮系统102，如图1所示。存贮系统102含有一个编程控制器105和一个存贮器150。微处理器100通过总线103连接到编程控制器105。编程控制器105提供了控制存贮器150所需的操作。在一个实施例中，编程控制器105和存贮器150位于单个集成电路芯片中。编程控制器105含有一命令状态装置110、同步装置120、状态寄存器130和一个控制机140。编程控制器105的操作可以由微处理器100执行。存贮器150含有后面将更全面描述的存贮器阵列。在操作中，微处理器100产生一些命令以便编程、擦除和读存贮器150中的一些单元。通过采用命令结构，微处理器100确定操作的类型(例如读编程/校验、擦除/校验)、一个指定所操作的存贮单元的地址和用于一编程/校验操作的数据。命令状态装置110从微处理器100接收所述的命令。对于一个写或编程操作，此命令状态装置110指挥所述控制机140以便执行存贮器150中的一个编程/校验操作。对于一读操作，此命令状态装置110向此存贮器150提供所需的地址和控制信息。在一个实施例中，所述控制机140包括一个执行在一存贮器中存储的微代码的微控制器。此控制机140产生用于对存贮器150的一个编程/校验操作所需的定时、控制、数据和地址。所述同步装置120允许存贮器150和微处理器100一起同步或异步操作。所述状态寄存器130存储关于所述存贮系统102的状态信息。对于一个进一步描述的诸如编程控制器105等的片内编程控制器，参见序号为07/655,650的美国专利申请，其申请日为1991年2月11，题目为“快速的存储器擦除中止和恢复本文档来自技高网...

【技术保护点】
一种存贮系统，包括： 多个存贮单元，用于在所述存贮单元中存储多个阈级的一个，其中所述的阈级区分用于标志状态的２↑［ｎ］个触发脉冲以表示用于所述存贮单元的“ｎ”位数据的存储； 一开关控制器，用于允许为所述的存贮系统选择一操作模式，此存贮系统包括一多级单元模式和一标准单元模式；以及 一读电路，耦合到所述开关控制和所述的存贮单元，用于当所述开关控制指出选择所述标准单元模式时每单元读一位，及用于当所述开关控制指出选择所述多级单元模式时每单元读多位数据。

【技术特征摘要】
US 1994-6-2 08/252,6861.一种存贮系统，包括多个存贮单元，用于在所述存贮单元中存储多个阈级的一个，其中所述的阈级区分用于标志状态的2n个触发脉冲以表示用于所述存贮单元的“n”位数据的存储；一开关控制器，用于允许为所述的存贮系统选择一操作模式，此存贮系统包括一多级单元模式和一标准单元模式；以及一读电路，耦合到所述开关控制和所述的存贮单元，用于当所述开关控制指出选择所述标准单元模式时每单元读一位，及用于当所述开关控制指出选择所述多级单元模式时每单元读多位数据。2.按照权利要求1所述的存贮系统，还包括一编程电路，此编程电路耦合到所述开关控制和所述存贮单元，用于当所述开关控制指出选择所述标准单元模式时每存贮单元编程一位数据，和用于当所述开关控制指出选择所述多级单元模式时每存贮单元编程多位数据。3.按照权利要求2所述的存贮系统，其中所述的编程电路包括一编程调整器，此编程调整器耦合到所述存贮单元和所述开关控制，用于当所述开关控制指出选择所述多级单元模式时，有选择地编程一部分被寻址的存贮单元以适应每单元存储多位，及用于当所述开关控制指出选择所述标准单元模式时，有选择地编程被寻址的存贮单元。4.按照权利要求2所述的存贮系统，其中所述的编程电路包括校验逻辑，此校验逻辑耦合到所述读电路，用于比较存储在被寻址存贮单元中的所述阈级和希望的数据和用于标识需要额外编程的存贮单元。5.按照权利要求1所述的存贮系统，其中所述的存贮单元由快速电可擦可编程只读存贮器(EEPROM)单元组成。6.按照权利要求1所述的存贮系统，其中所述的阈级区分用于指示四状态的四个触发脉冲以表示每存贮单元二位的存储。7.按照权利要求1所述的存贮系统，其中所述的开关控制包含一个工厂可编程单元，此单元用于按所述的多级单元模式启动所述的存贮系统操作。8.按照权利要求1所述的存贮系统，其中所述的开关控制包括一工厂可编程单元，用于启动所述多级单元模式和所述标准单元模式的选择，以及一寄存器，用于允许用户通过一命令接口在所述多级单元模式和所述标准单元模式之间选择。9.按照权利要求2所述的存贮系统，其中所述...

【专利技术属性】
技术研发人员：ME包尔，SS塔列扎，PML邝，DR米尔斯，RR罗兹曼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]