高密度存储器结构制造技术

一动态随机存取存储器（ＤＲＡＭ）集成电路，包含一确定在一半导体基板内的凹陷区域。此凹陷区域具有自一底面延伸的基本上垂直的边侧。一场效三极管经确定以邻接于该凹陷区域。一包含有下电容器板、电容介电体及上电容器板的电容器结构，确定在该凹陷区域中、该场效三极管上方，借此提供较大的电容器表面。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体集成电路的制造。本专利技术虽然以动态随机存取存储器(DRAM)装置的存储单元构造作为举例说明，然而，可以理解本专利技术具有更广泛的适用性。举例而言，本专利技术可应用于其他半导体装置的制造，诸如特殊应用集成电路(ASICs)、微处理器(MICROs)、其他存储装置等。在DRAM装置的制造方面，各DRAM存储单元的存储容量(storage capacity)一直存在着问题，在DRAM存储单元中，存储容量是指可存储于一下电容器电极与一上电容器电极间的介电材料中的最大电荷量。此存储容量与所述电容电极间的介电体表面积成比例。因此，较大的电容器表面积对应于较大的存储容量。用于256Kbit DRAM的低密度DRAM存储单元是使用大约与三极管闸极相同的水平空间平面中所构造的平面电容器结构设计。这种电容器结构是形成以覆盖在三极管闸极与场氧化隔离区域间所限空间区域内的三极管源/汲极区域上。这种平面电容器结构可有效地提供足够的存储容量给低密度DRAM存储单元。然而，当DRAM存储单元的尺寸因较高密度的装置而变小时，在较小存储单元尺寸内构成足够存储容量的电容器构造的设计变得困难。用以增加这种较高密度DRAM存储单元的存储器存储容量的一种技术为堆叠式电容器。该堆叠式电容器使其电容器构造在该场效三极管闸极的“上方”，而不在与该闸极相同的平面中。因此，该堆叠式电容器可通过将电容器形成在该场效三极管闸极的上方而增加其电容器表面积。然而，这种电容器因制造困难而受到限制。事实上，该堆叠式电容器构造使DRAM存储单元具有极其复杂的凹凸形状(topography)。这种极为复杂的凹凸形状造成制造技术上的困难，从而导致较长的交货时间、较低的装置产率，以及较高的装置成本。另一种已知的增加高密度DRAM存储单元存储器存储容量的技术为沟式电容器(trench capacitor)。该沟式电容器的构造为形成在该DRAM存储单元阱区中的凹陷区域或“沟道”内。该沟道确定有经选择的宽度与深度。该沟道还包含一沟道侧壁，由此来确定下电容器电极。覆盖在该沟道侧壁上的是该电容器介电层。覆盖在该电容器介电层上的导电填充材料确定出该上电容器电极。随着电容器表面积的增大可得渐增的电容器存储容量。较大的电容器表面与空间上较深或较宽的沟道设计有关。该沟道宽度因每一存储单元的基板表面积有限而基本上无法增大。于是，必须通过加深沟道来增大表面积。然而，较深的沟道往往因其高纵横比而不易准确地制作。另一方面的限制是因与此沟道设计相关的较大接面面积而可能存在“软误差”的问题。再一方面的限制为制造下电容电极时的侧壁掺杂会影响电容器介电层的品质。由上述可知，目前需要一种易于制造、节省成本且可靠的高密度存储单元构造。本专利技术提供一种制造DRAM集成电路装置的电容器的方法及结构。此改进方法制造的电容器不需形成较深的沟道即可具备较大的表面积。在一特殊实施例中，本专利技术提供一种动态随机存取存储器(DRAM)集成电路。此DRAM集成电路具有一包含凹陷区域的半导体基板。该凹陷区域具有自底面延伸的垂直边侧。一包含有源/汲极区域的场效三极管位于该凹陷区域处并与之相邻。该DRAM集成电路还包含一覆盖在该凹陷区域上的绝缘层。另外提供一覆盖在该绝缘层上、位于部分场效三极管上方的下电容器板。该下电容器板与源极/漏极区域相连接。该DRAM集成电路还包含一覆盖在该下电容器板上的电容器介电体，以及一覆盖在该介电层的上电容器板。所述下电容器板、电容器介电体及上电容器板确定定出该电容器构造。在另一实施例中，提供一种形成动态随机存取存储器集成电路元件的电容器的方法，该方法包括提供一半导体基板，在该基板中形成一凹陷区域。此凹陷区域具有自一底面延伸的垂直边侧。该方法亦包括一经确定以覆盖在该凹陷区域上的绝缘层。所提供的又一步骤为形成一邻接于该凹陷区域的源/汲极区域。该方法包括形成一覆盖在该绝缘层上、位于一部分场效三极管上的下电器容板。该下电容器板与该源/汲极区域相连接。该方法还包括形成一覆盖在该下电容器板上的电容器介电体，以及形成一覆盖在该介电层上的上电容器板。所述下电容器板、电容器介电体及上电容器板确定出该电容器构造。本专利技术的又一实施例中包含一动态随机存取存储器集成电路的位线构造。位线构造具有一包含凹陷区域的半导体基板。该凹陷区域具有自一底面延伸的垂直边侧。一场效应三极管经确定以邻接于该凹陷区域。一绝缘层覆盖在该凹陷区域上，而一导体则确定于该凹陷区域内。此导体连接至该源/汲极区域，并确定出一位线。另一本专利技术实施例包含一动态随机存取存储器集成电路中形成一位线构造的方法。此方法包括提供一半导体基板、以及于该半导体基板中形成一凹陷区域。此凹陷区域具有自底面延伸的垂直边侧。该方法还包括形成一经确定以覆盖在该凹陷区域上的绝缘层，以及形成一邻接于该凹陷区域的场效应三极管的步骤。一导体被确定于该凹陷区域内。此导体连接至该源/汲极区域，并确定出一位线。参照后文详细说明及附图后，应可更明了本专利技术的特性及优点。图1为根据本专利技术DRAM集成电路元件的简单断面图。图2为图1的DARM位线构造的简略断面图；图3为图2位线构造的另一断面图；图4为图1的DRAM的简略顶视图；及图5～14为用来说明根据本专利技术的DRAM集成电路元件的简略制造方法。特定实施例说明I.动态随机存取存储器装置构造图1为本专利技术DRAM集成电路装置10的简略断面图。本装置仅为说明本专利技术的示例，不应将权利要求的范围限定于此。一般而言，该DRAM装置10包含多个存储单元区域12、一覆盖介电层14、一顶金属化层(top metallization layer)16、一钝化层17及其他元件。该存储单元区域可使用已知的CMOS处理技术等来制作。各存储单元区域12都确定于一P型阱区域22内，一场效三极管18确定于此P型阱区域22内。该场效三极管为一N型通道金属氧化物半导体(MOS)装置，其包含一闸极电极54。该闸极电极54(称为字线；word line)，覆盖于一薄闸极介电层52上。侧壁(sidewall)56确定为邻接于闸极54侧。覆盖在该闸极54上的是一盖氧化层(cap oxide layer)58。一中间层介电体(inter-layer dielectric)60形成以覆盖在该盖氧化物层58上，还覆盖在部分的源/汲极区域38，46上。每一源/汲极区域均包含一N-型LDD区域42，48及一N+型源/极区域40，50。如图所示，N+型源/汲极区域40连接至一沟道电容器(trench capacitor)20，确定于该P型阱区域22内。此沟道电容器可作为一种存储装置使用，用以存储位于下电容器板26与上电容器板28间的电容介电体30中的电荷，此电容介电体可为任何适合的绝缘材料，诸如二氧化硅、氮化硅等。该电容介电体较佳为一包含二氧化硅、氮化硅及二氧化硅的夹层，其为已知的氧化物-氮化物-氧化物(ox-ide-on-nitride-on-oxide；ONO)。当然，根据其适用性也可使用其他介电材料的组合。该下电容器板26确定在该场效三极管18上方，并覆盖在一绝缘层24上，覆盖沟道底部32及边侧34。此绝缘层的厚度经选择而足以使该P型阱区域与下电容器板26隔离。高品质的二氧化硅材料可本文档来自技高网...

【技术保护点】
一种存储器装置，该装置包括： 一半导体基板，包含一凹陷区域，该凸陷区域具有由一底面延伸的侧边； 一场效三极管，该场效三极管包括一邻接于该凹陷区域的源／汲极区域； 一绝缘层，覆盖在该凹陷区域上； 一下电容器板，覆盖在该绝缘层上，并位于一部分该场效三极管上方，该下电容器板连接至该源／汲源区域； 一电容器介电体，覆介该下电容器板上；及 一上电容器板，覆盖在该介电层上。

【技术特征摘要】
1.一种存储器装置，该装置包括一半导体基板，包含一凹陷区域，该凸陷区域具有由一底面延伸的侧边；一场效三极管，该场效三极管包括一邻接于该凹陷区域的源/汲极区域；一绝缘层，覆盖在该凹陷区域上；一下电容器板，覆盖在该绝缘层上，并位于一部分该场效三极管上方，该下电容器板连接至该源/汲源区域；一电容器介电体，覆介该下电容器板上；及一上电容器板，覆盖在该介电层上。2.如权利要求1的装置，其中该凹陷区域具有约8,000至约12,000的深度范围。3.如权利要求1的装置，其中该下电容器板具有约1,000至约1,400的厚度范围。4.如权利要求1的装置，其中该下电容器板具有约1,200的厚度。5.如权利要求1的装置，其中该下电容器板是一在形成过程中掺杂(in-situ doped)的多晶硅层。6.如权利要求1的装置，其中该上电容器板是一在形成过程中掺杂(in-situ doped)的多晶硅层。7.如权利要求1的装置，其中该电容器介电体包括一氧化层。8.如权利要求1的装置，其中该电容器介电体包括一氧化层和一氮化层。9.如权利要求1的装置，其中该场效三极管为-MOS三极管。10.一种形成存储器装置的三极管结构的方法，该方法包括提供一半导体基板；形成一凹陷区域，该凹陷区域具有由一底面延伸的侧边；形成一经确定以覆盖在该凹陷区域上的绝缘层；形成一邻接于该凹陷区域的源/汲极区域；形成一覆盖在该绝缘层上并位于一部分该场效三极管上方的下电容器板，该下电容器板连接至该源/汲极区域；形成一覆盖在该下电容器板上的电...

【专利技术属性】
技术研发人员：蔡南雄，陈民良，
申请(专利权)人：台湾茂矽电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]