半导体电路装置制造方法及图纸

在内部电源电路产生振荡的情况下，能够很容易地评价驱动晶体管的最佳栅极宽度。把另一个驱动晶体管３０３与降压变换器３００中的驱动晶体管３０２并联连接起来，根据由ＷＣＢＲ和地址键的检出而激活的测试方式信号ＴＥ，使驱动晶体管３０３有选择地去激活。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体电路装置，更详细地说，涉及接受外部电源电压，具有正常方式和测试方式的半导体电路装置。当前，作为一种半导体电路装置，提供了DRAM(动态随机存取存储器)和SRAM(静态随机存取存储器)等半导体存储装置。最近，为了减少耗电，提供了备有把外部电源电压(例如，5伏)降压，产生内部电源电压(例如，3.3伏)的内部电源电路的半导体存储装置.附图说明图14为示出用于DRAM等的现有的内部电源电路结构的电路图。参照图14，现有的内部电源电路包括差分放大器3和驱动晶体管4。差分放大器3具有接受基准电压VREF的倒相输入端子和连接到内部电源节点2上的不倒相输入端子。驱动晶体管4具有连接到差分放大器3输出端子上的栅极，并连接在外部电源节点1与内部电源节点2之间。在上述内部电源电路中，把内部电源电压int VCC反馈到差分放大器3上，借此，差分放大器3控制驱动晶体管4，使内部电源电压int VCC等于基准电压VREF。即，差分放大器3和驱动晶体管4形成闭环。结果是，该内部电源电路把低于外部电源电压ext VCC的内部电源电压intVCC供给到内部电源节点2上。在上述内部电源电路中，为了把较大的电流供给到内部电源节点2上，希望驱动晶体管4的栅极较宽。因为如图15所示，驱动晶体管4的栅极宽度(W)越宽，其驱动能力就越高。但是，如上所述，因为在内部电源电路中形成了反馈环，所以，如图15所示，驱动晶体管4的栅极宽度(W)越宽，对振荡的稳定性就越低。这样，在驱动晶体管4的驱动能力与对振荡的稳定性之间，存在着所谓折衷关系。因此，虽然希望在不发生振荡的范围内，把驱动晶体管4的栅极宽度(W)设计得尽可能宽，但是，在DRAM芯片制作之后，有时，发生预料不到的振荡。这是因为，借助于模拟难以完全预测出驱动能力大，并且对振荡稳定性高的最佳栅极宽度(W)。还有，有时也有因制造工序的偏差而发生振荡的情况。这样，在DRAM芯片制作后产生振荡时，虽然必须重新设计，把驱动晶体管4的栅极宽度(W)设计得窄一些，但是，很难预计把栅极的宽度(W)设计成多么窄振荡才能停止。因此，虽然修改掩模，重作新的芯片，有时还是产生振荡。这样，以往，存在着为了把驱动晶体管4的栅极宽度设计得最佳而必须反复修改掩模的问题。还有，为了减少修改掩模的次数，虽然有借助于FIB(聚焦离子束)加工来评价最佳栅极宽度(W)的方法，但是，存在着FIB加工必须进行麻烦的操作的问题。进而，即使预先进行了借助于FIB加工的评价，也存在着产生振荡的问题。本专利技术就是为了解决上述那样的问题而提出的，其目的在于，提供能够很容易地把内部电源电路的电流供给能力最佳化的半导体电路装置。在本专利技术半导体电路装置中，接受外部电源电压并具有正常方式和测试方式的半导体电路装置备有内部电路、第1内部电源装置、第2内部电源装置、检出装置和激活/去激活装置。内部电路连接到内部电源节点上，进行给定的操作。第1内部电源装置连接到接受外部电源电压的外部电源节点上，把低于外部电源电压的内部电源电压供给到内部电源节点上。第2内部电源装置连接到外部电源节点上，把内部电源电压供给到内部电源节点上。检出装置在预定的时间响应于从外部送来的控制信号检出测试方式，产生第1测试方式信号。激活/去激活装置响应于第1测试方式信号，激活/去激活第2内部电源装置。还有，在本专利技术半导体电路装置中，备有多个接受行地址和列地址信号的地址端子。上述内部电路包括存储单元阵列、地址缓冲器、行译码器、列译码器和写入装置。存储单元阵列具有多个配置在行和列上的存储单元。地址缓冲器响应于行地址选通信号，执行行地址信号选通，同时，响应于列地址选通信号，执行列地址信号选通。行译码器响应于来自地址缓冲器的行地址信号，选择存储单元阵列的行。列译码器响应于来自地址缓冲器的列地址信号，选择存储单元阵列的列。写入装置响应于写允许信号，把数据信号写入到通过行译码器选择的行和通过列译码器选择的列所配置的存储单元内。上述检出装置包括当在激活行地址选通信号之前激活了列地址选通信号和写允许信号时，产生第2测试方式信号的装置；和连接到至少1个地址端子上，当激活了第2测试方式信号并且已把高于内部电源电压的电压送到该至少1个地址端子上时，产生第1测试方式信号的装置。还有，在本专利技术半导体电路装置中，第1内部电源装置包括差分放大器和第1驱动晶体管。差分放大器具有接受基准电压的倒相输入端子和连接到内部电源节点上的不倒相输入端子。第1驱动晶体管具有连接到差分放大器输出端子上的栅极，以及被连接到外部电源节点与内部电源节点之间。所述第2内部电源装置包括第2驱动晶体管。第2驱动晶体管具有连接到差分放大器输出端子的栅极，以及被连接在外部电源节点与内部电源节点之间。还有，在本专利技术半导体电路装置中，所述激活/去激活装置包括连接到差分放大器输出端子与第2驱动晶体管栅极之间，响应于第1测试方式信号而变成接通/关断的开关装置；以及响应于第1测试方式信号，当开关装置关断时，使第2驱动晶体管截止的装置。还有，在本专利技术半导体电路装置中，所述第1内部电源装置包括第1差分放大器和第1驱动晶体管。第1差分放大器具有接受第1基准电压的倒相输入端子和连接到内部电源节点上的不倒相输入端子。第1驱动晶体管具有连接到第1差分放大器输出端子的栅极，并被连接在外部电源节点与内部电源节点之间。所述第2内部电源装置包括第2差分放大器和第2驱动晶体管。第2差分放大器具有接受第2基准电压的倒相输入端子和连接到内部电源节点上的不倒相输入端子。第2驱动晶体管具有连接到第2差分放大器输出端子的栅极，并被连接在外部电源节点与内部电源节点之间。还有，在本专利技术半导体电路装置中，所述激活/去激活装置包括连接到第2差分放大器电源端子上，响应第1测试方式信号而变成接通/关断的开关装置；以及响应第1测试方式信号，当开关装置为关断时，使第2驱动晶体管关断的装置。还有，在本专利技术半导体电路装置中，接受外部电源电压，并具有正常方式和测试方式的半导体电路装置备有内部电路、第1内部电源装置、第2内部电源装置、检出装置、第1去激活装置和第2去激活装置。内部电路连接到内部电源节点上，进行给定的操作。第1内部电源装置连接到接受外部电源电压的外部电源节点上，把低于外部电源电压的内部电源电压供给到内部电源节点上。第2内部电源装置连接到外部电源节点上，把内部电源电压供给到内部电源节点上。检出装置检出测试方式，产生测试方式信号。第1去激活装置响应测试方式信号，使第2内部电源装置暂时地去激活。第2去激活装置使第2内部电源装置恒定地去激活。还有，在本专利技术半导体电路装置中，所述第1内部电源装置包括差分放大器和第1驱动晶体管。差分放大器具有接受基准电压的倒相输入端子和连接到内部电源节点上的不倒相输入端子。第1驱动晶体管具有连接到差分放大器输出端子的栅极，并被连接在外部电源节点与内部电源节点之间。所述第2内部电源装置包括第2驱动晶体管。第2驱动晶体管具有连接到差分放大器输出端子的栅极，并被连接在外部电源节点与内部电源节点之间。还有，在本专利技术半导体电路装置中，所述第1去激活装置包括连接到差分放大器输出端子与第2驱动晶体管栅极之间，响应测试方式信号而变成关断的开关装置以及响应测试方式信号而使本文档来自技高网...

【技术保护点】
一种半导体电路装置，该装置接受外部电源电压并具有正常方式和测试方式；其特征在于，备有：连接到内部电源节点并进行规定的操作的内部电路；连接到接受所述外部电源电压的外部电源节点，把低于所述外部电源电压的内部电源电压供给所述内部电源节点的 第１内部电源装置；连接到所述外部电源节点，把所述内部电源电压供给所述内部电源节点的第２内部电源装置；以预定的时序响应于从外部提供的控制信号，检出所述测试方式，产生第１测试方式信号的检出装置；以及响应于所述第１测试方式信号，激活／ 去激活所述第２内部电源装置的激活／去激活装置。

【技术特征摘要】
JP 1996-11-18 306542/961.一种半导体电路装置，该装置接受外部电源电压并具有正常方式和测试方式；其特征在于，备有连接到内部电源节点并进行规定的操作的内部电路；连接到接受所述外部电源电压的外部电源节点，把低于所述外部电源电压的内部电源电压供给所述内部电源节点的第1内部电源装置；连接到所述外部电源节点，把所述内部电源电压供给所述内部电源节点的第2内部电源装置；以预定的时序响应于从外部提供的控制信号，检出所述测试方式，产生第1测试方式信号的检出装置；以及响应于所述第1测试方式信号，激活/去激活所述第2内部电源装置的激活/去激活装置。2.根据权利要求1所述的半导体电路装置，其特征在于，进而备有多个接受行地址和列地址信号的地址端子；所述内部电路包括具有多个配置在行和列上的存储单元的存储单元阵列，响应于行地址选通信号把所述行地址信号选通，同时，响应于列地址选通信号把所述列地址信号选通的地址缓冲器，响应于来自所述地址缓冲器的所述行地址信号，选择所述存储单元阵列的行的行译码器，响应于来自所述地址缓冲器的所述列地址信号，选择所述存储单元阵列的列的列译码器，以及响应于写允许信号，把数据信号写入配置在通过所述行译码器选择的行和通过所述列译码器选择的列上的存储单元内的写入装置；所述检出装置包括当在激活所述行地址选通信号之前激活了所述列地址选通信号和所述写允许信号时，产生第2测试方式信号的装置，以及连接到至少1个所述地址端子上，当激活了所述第2测试方式信号并且已把高于所述内部电源电压的电压供给所述至少1个地址端子上时，产生所述第1测试方式信号的装置。3.根据权利要求1或2所述的半导体电路装置，其特征在于，所述第1内部电源装置包括具有接受基准电压的倒相输入端子和连接到所述内部电源节点的不倒相输入端子的差分放大器，以及具有连接到所述差分放大器输出端子的栅极，并被连接在所述外部电源节点与所述内部电源节点之间的第1驱动晶体管；所述第2内部电源装置包括具有连接到所述差分放大器输出端子的栅极，并被连接在所述外部电源节点与所述内部电源节点之间的第2驱动晶体管。4.根据权利要求3所述的半导体电路装置，其特征在于，所述激活/去激活装置包括连接在所述差分放大器输出端子与所述第2驱动晶体管栅极之间，响应于所述第1测试方式信号而变成接通/关断的开关装置；以及响应于所述第1测试方式信号，当所述开关装置关断时，使所述第2驱动晶体管截止的装置。5.根据权利要求1所述的半导体电路装置，其特征在于，所述第1内部电源装置包括具有接受第1基准电压的倒相输入端子和连接到所述内部电源节点的不倒相输入端子的第1差分放大器，以及具有连接到所述第1差分放大器输出端子的栅极，并被连接在所述外部电源节点与所述内部电源节点之间的第1驱动晶体管；所述第2内部电源装置包括具有接受第2基准电压的倒相输入端子和连接到所述内部电源节点的不倒相输入端子的第2差分放大器，以及具有连接...

【专利技术属性】
技术研发人员：伊藤孝，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]