半导体存储器制造技术

提供一种半导体存储器，具有在将多个输入输出引出脚压缩成１个输入输出引出脚的同时执行恰当的加密处理的电路。本发明专利技术的半导体存储器内部装有：设定测试模式的模式设定装置；数据输入控制电路；输入数据用的加密电路；输出数据用的加密电路；以及数据输出控制电路。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种对半导体存储器的器件测试有效的技术。过去，对于动态随机存取存储器(DRAM)等的半导体存储器的测试和不良位的分析所使用的方法是，将作为测试对象的半导体存储器的各输入输出引出脚与存储器测试器连接，再以存储器单元为单位进行数据的写入和读出。近年来，伴随半导体技术的提高而引起的半导体存储器的大容量化，增加了器件测试所需要的成本。为了削减该测试成本，一般在半导体存储器的内部存在平常工作时不使用的测试专用电路。此外，在DRAM等的市场上迫切要求多位化，最近所谓×8、×16的多位产品已成为主流产品。若伴随这样的多位化而使器件的引出脚数增加，则对测试器也要求增加引出脚数，因此，在测试器的引出脚数是一定的情况下，伴随着多位化的器件引出脚数的增加，单位时间可以测试的器件的个数减少，测试成本增加。对此，提出了一种内部存在测试专用电路的存储器，该存储器如果是将4个输入输出引出脚压缩成1个输入输出引出脚的×16的产品的话、则在外观上具有与×4产品一样的引出脚数。这样一来，若具有将4个输入输出引出脚压缩成1个输入输出引出脚的测试专用电路，则可以使单位时间可测定的器件的个数增加4倍，可以大幅度地削减测试成本。在上述半导体存储器中，为了最紧密地充填存储器单元以使芯片面积减小，从外部供给的地址逻辑值和数据逻辑值与芯片内部的比特的物理位置和在此记录的数据在顺序上不对应。但是，在实际测试时，一般都想指定写入存储器单元的物理地址，为了弥补该逻辑值和物理值的不同，通常进行地址加密(scramble)和数据加密处理。通常，在存储器测试器中装有用于进行地址加密和数据加密处理的软件。存储器测试器使用该软件对该芯片进行必要的加密处理，向器件提供加密处理后的信号，进行器件的物理测试及分析。但是，在具有象上述那样将4个输入输出引出脚压缩成1个输入输出引出脚的测试专用电路的半导体存储器中，如果4个输入输出引出脚应该处理的数据加密逻辑不同，即使想要通过软件并加上数据加密从与外部连接的测试器来进行测试，也存在对所要的物理地址不能进行数据的写入和读出的问题。本专利技术的目的在于提供一种象上述那样内部装有将多个输入输出引出脚压缩成1个输入输出引出脚的电路的半导体存储器，该装置可更好地执行数据加密处理。本专利技术的半导体存储器是一种在与指定的逻辑地址对应的存储器单元的物理地址上进行数据的写入和读出的半导体存储器，其特征在于，内部装有设定测试模式的模式设定装置；在模式设定时、将向规定个数的输入输出引出脚中的1个引出脚输入的数据输入到上述规定个数的输入输出引出脚中的其余引出脚的数据输入控制电路；输入数据加密电路，相对于各输入输出引出脚具有使从数据输入控制电路输入的数据信号的值有选择地反转的电路，以便在测试模式设定时使被指定的逻辑地址的配置顺序与存储器单元的物理地址的配置顺序相等；输出数据用的加密电路，相对于各输入输出引出脚具有使从存储器单元读出的数据信号的值有选择地反转的电路，以便在测试模式设定时使被指定的逻辑地址的配置顺序与存储器单元的物理地址的配置顺序相等；数据输出控制电路，在测试模式设定时，根据从输出数据用的加密电路向规定个数的输入输出引出脚输出的数据判定数据的读出错误，将该判定结果输出到上述规定个数的输入输出引出脚中的1个引出脚上。本专利技术的半导体存储器是一种在与指定的逻辑地址对应的存储器单元的物理地址上进行数据的写入和读出的半导体存储器，其特征在于，内部装有设定测试模式的模式设定装置；在模式设定时、将向规定个数的输入输出引出脚中的1个引出脚输入的数据输入到上述规定个数的输入输出引出脚中的其余引出脚的数据输入控制电路；输入数据用的加密电路相对于各输入输出引出脚具有使从数据输入控制电路输入的数据信号的值有选择地反转的电路，以便在测试模式设定时使被指定的逻辑地址的配置顺序与存储器单元的物理地址的配置顺序相等；输出数据用的加密电路，包括相对于各输入输出引出脚的、使从数据输入控制电路输入的数据信号的值有选择地反转的电路，以便在测试模式设定时使被指定的逻辑地址的配置顺序与存储器单元的物理地址的配置顺序相等；根据从存储器单元读出到规定个数的输入输出引出脚的数据来判定数据的读出错误，并将其判定结果输出到上述规定个数的输入输出引出脚中的1个引出脚上的电路部；和在不设定测试模式时将从存储器单元读出的数据直接输出到各输入输出引出脚的电路部。附图说明图1是表示本专利技术的实施例1的半导体存储器的DRAM的结构的图。图2是表示数据输入控制电路的结构的图。图3是表示输入数据用的加密电路的结构的图。图4的(a)～(c)是表示写入存储器单元阵列的数据的图形的图。图5是表示输入数据加密逻辑电路的一个例子的图。图6是表示输出数据加密电路的结构的图。图7是表示本专利技术的实施例2的半导体存储器的DRAM的结构的图。图8是表示输入输出数据用的加密电路的结构的图。图9是表示本专利技术的实施例3的半导体存储器的DRAM的结构的图。图10是表示输出数据用的加密电路的结构的图。本专利技术的半导体存储器是将多个输入输出引出脚压缩成1个输入输出引出脚的半导体存储器，因内部具有测试用的加密电路，故不经过测试一侧的软件处理也可以执行加密处理。进而，上述加密电路具有对各个输入输出引出脚的数据单独执行适当的加密处理的电路。由此，即使在压缩输入输出引出脚时，也可以将规定的测试图形写入存储器单元。以下就具备上述特征的半导存储器的实施例1～3进行说明。(1)实施例1图1是表示本专利技术的实施例1的半导体存储器的DRAM的结构的逻辑图。时钟发生·控制电路1产生接受从外部输入的控制信号/RAS和/CAS进行内部工作所必要的时钟和控制信号。附在RAS之前的“/”表示RAS的反转信号。其它的信号也一样。地址缓冲器2暂时存储从地址输入输出引出脚A0～An输入的地址数据。行地址译码器3将地址缓冲器2给出的地址信号译码成内部地址，激活存储器单元阵列5内包含的特定的字线。列地址译码器4将地址缓冲器2给出的地址信号译码成内部地址，提供用于从与激活的字线连接的存储器单元中取出特定的数据的信号。读出放大器13将从存储器单元阵列5中读出的信号或从外部写入的数据信号放大。测试模式入口判定电路12平常向时钟发生·控制电路1输出“L”信号，而根据从外部来的特定地址信号的输入向时钟发生·控制电路1输出“H”信号，设定器件的测试模式。时钟发生·控制电路1根据测试模式入口电路12来的“H”信号的输入、把“H”的驱动信号TE输出到行地址译码器3、列地址译码器4、数据输入控制电路8和数据输出控制电路10上，切换这些电路的模式。此外，对输入数据用的加密电路9和输出数据用的加密电路11输出选择加密数据的种类(写入存储器单元的数据的图形)的控制信号ZDTSCR1～3。数据输入缓冲器6暂时存储从数据输入输出引出脚DQ1～DQn输入的数据。数据输入控制电路8平常将输入的数据信号WDFn直接作为数据信号WDn输出，在测试模式设定时，将4个输入输出引出脚压缩成1个输入输出引出脚，例如，把数据输入输出引出脚DQ1输入的数据信号WDF1作为数据信号WD1～WD4输出。输入数据用的加密电路9平常将输入的数据信号WDn直接作为数据信号WDGn输出，在测试模式设定时，对从各引出本文档来自技高网...

【技术保护点】
一种在与指定的逻辑地址对应的存储器单元的物理地址上进行数据的写入和读出的半导体存储器，其特征在于，内部装有：设定测试模式的模式设定装置；数据输入控制电路，在模式设定时、将向规定个数的输入输出引出脚中的１个引出脚输入的数据输入到上述规 定个数的输入输出引出脚中的其余引出脚；输入数据加密电路，相对于各输入输出引出脚具有使从数据输入控制电路输入的数据信号的值有选择地反转的电路，以便在测试模式设定时使被指定的逻辑地址的配置顺序与存储器单元的物理地址的配置顺序相等；输出数 据用的加密电路，相对于各输入输出引出脚具有使从存储器单元读出的数据信号的值有选择地反转的电路，以便在测试模式设定时使被指定的逻辑地址的配置顺序与存储器单元的物理地址的配置顺序相等；数据输出控制电路，在测试模式设定时，根据从输出数据用的加 密电路向规定个数的输入输出引出脚输出的数据来判定数据的读出错误，将其判定结果输出到上述规定个数的输入输出引出脚中的１个引出脚上。

【技术特征摘要】
【国外来华专利技术】JP 1997-2-4 21348/971.一种在与指定的逻辑地址对应的存储器单元的物理地址上进行数据的写入和读出的半导体存储器，其特征在于，内部装有设定测试模式的模式设定装置；数据输入控制电路，在模式设定时、将向规定个数的输入输出引出脚中的1个引出脚输入的数据输入到上述规定个数的输入输出引出脚中的其余引出脚；输入数据加密电路，相对于各输入输出引出脚具有使从数据输入控制电路输入的数据信号的值有选择地反转的电路，以便在测试模式设定时使被指定的逻辑地址的配置顺序与存储器单元的物理地址的配置顺序相等；输出数据用的加密电路，相对于各输入输出引出脚具有使从存储器单元读出的数据信号的值有选择地反转的电路，以便在测试模式设定时使被指定的逻辑地址的配置顺序与存储器单元的物理地址的配置顺序相等；数据输出控制电路，在测试模式设定时，根据从输出数据用的加密电路向规定个数的输入输出引出脚输出的数据来判定数据的读出错误，将其判定结果输出到上述规定个数的输入输出引出脚中的1...

【专利技术属性】
技术研发人员：有木卓弥，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]