存储器集成电路及应用它的主存储器系统和图形存储器系统技术方案

一种可用于主存储器系统，图形存储器系统和诸如此类系统的具有数据压缩／解压缩功能的存储器大规模集成电路，其配有一个数据压缩／解压缩部。在此结构中，对存储器的压缩数据读取是利用压缩／解压缩部中的一个数据压缩器来进行的，对存储的压缩数据写入是利用压缩／解压缩部中的一个数据解压缩器来进行的。正是由于这样的结构，使得即使当数据带宽与常规情况中实际上是相同的，在使用中也能够获得一个较大的数据带宽。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种具有数据压缩/解压缩功能的存储器集成电路，及应用该存储器的主存储器系统和图形存储器系统。更具体地说，是涉及一种能够以动态随机存取存储器(DRAM)为代表的并被用于计算机系统中构造主存储器系统和图形存储器系统的大容量半导体存储器LSI(大规模集成电路)。对于半导体存储器LSI，通常认为存储器容量越大，存取存储器内容时的数据带宽就应该变得越大。这是由于该大容量半导体存储器LSI通常被应用于需要相当大的数据带宽的高性能计算机系统中。因此，为了获得用于计算机系统的更便捷的存储器LSI，平衡存储器LSI的存储器容量和数据带宽是极端重要的。所以，对于作为具有最大容量的存储器LSI的DRAM，为获得改善的数据带宽，人们以很大的热情寻求着技术上的发展用于改善存储器LSI的数据带宽的最典型的方法是提高外部接口的操作频率。目前，存储器LSI可能的最高带宽是通过Rambus技术来获得的，通过应用300MHz时钟的两个变化沿的最高带宽为每信号线600M位/秒。“Rambus”是美国Rambus公司的正式商标，上述Rambus技术是由Rambus公司提出的一项技术。从技术上看，将外部接口的操作时钟提高到高于上述频率的一个值是极端困难的。其中的一个问题是外部输入/输出信号端的同步操作。当很多的信号端以高速同时地进行操作时，芯片将不得不应付能量的巨大消耗，并且大量的开关噪声也将被引入从而导致存储器LSI的不良性能。信号线中的时间差异，即扭曲失真也将是一个严重的问题。因为很难使板上信号线的电气参数完全相等，而由于电气参数间的不一致性所引起的时间差异对吉赫芝水平的高速操作必将成为一个障碍。通常地，计算机的一个主存储器系统应具有一个其中一组DRAM被连接到存储器总线上的结构。然而在存储器总线上，由于阻抗失配而引起的信号波形的紊乱将不可避免的发生，这是高速操作的另一个障碍。因此，根据常规技术通过简单地提高外部接口的操作频率来提高数据带宽变得十分困难。另外由于应用高速接口的存储器LSI和采用该存储器LSI的存储器系统通常十分昂贵，使得通过利用数据压缩方法来减少所传输数据的数量来获得采用较少存储器LSI的高带宽存储器系统的提议成为注意的焦点。常规地，此类技术已被用于传输图形数据。这是基于图形数据被证明为高度适合数据压缩的事实，即其由于冗余性和一致性而具有的高压缩率。除此之外，在图形数据传输中，在图形存储器和主存储器系统中均需要一个大数据带宽。上述技术是在“新DRAM技术一新体系的综合分析(第二版)”(Steven A.Przybylski，MicroDesign Resouces，1996，pp.124-127)中被提出的。参照附图说明图1说明在上述论文中所提出的技术。图中所示由存储器LSI所构成的一个帧缓冲区8是一个在图形存储器系统中被专用于屏幕写入的存储器系统。在此存储器系统中，帧缓冲区8配有一个用于未压缩写入数据的未压缩写入数据区81，和一个用于压缩写入数据的压缩写入数据区82。每个区均作为一个块的集合被排列在屏幕的一个特别区域内。当要执行对某一个块的写入处理时，图形控制器9将检查对应于该特定块的压缩数据，即压缩写入数据区82中的数据。当压缩写入数据被标记为有效时，图形控制器9将使用压缩写入数据执行写入处理。另一方面，当压缩写入数据被标记为无效时，其将使用未压缩写入数据，即未压缩写入数据区81中的数据进行写入处理。在后一种情况中，当图形控制器9指明压缩写入数据为无效时，图形控制器9将压缩从未压缩写入数据区81中读出的未压缩写入数据以便将其写到压缩写入数据区82中的对应的块上。在此情况中，被写在压缩写入数据区82上的压缩写入数据将被标记为有效。当图形控制器9要重写写入数据时，其将重写未压缩写入数据区81中的数据，当这种情况发生时，在压缩写入数据区82的对应于正被重写的块中的压缩数据将被标记为无效。这意味着只有新近重写数据的压缩版本将被标记为无效。利用上述处理，使得减少屏幕写入所需的数据传输量成为可能。关于对图形数据的压缩方法其没有特别地提及。然而，通过提供一个使用软件或硬件进行数据压缩的图形控制器，其能够得到处理。这样一种用于具有冗余性和一致性的数据的压缩方法在“一种高性能数据压缩技术”(Terry A.Welch，IEEE Computer，June 1984，pp.8-19)被提及。通过此特别技术所能达到的数据传输数量的减少程度通常取决于所采取的压缩方法及所使用的数据类型。然而，通常数据传输量能够被减少到一半至1/10。根据上述使用数据压缩技术的常规类型的存储器系统，与不进行数据压缩的情形相比，其能够显著地减少用于屏幕写入数据的数据传输量。然而，这样的技术可能会引入将在下文中被说明的某些问题。一些需要传输图形数据的处理包括屏幕写入，图象数据读取，屏幕重写等。特别当其变为三维(3D)图形处理时，与屏幕写入处理相比，需要一个更大数量的带宽以读取质地数据，存取Z缓冲区，写入多边形(即屏幕重写)。对图形软件来说，术语“质地数据”是指被用作背景的图案和用于转换立体表面的数据。Z缓冲区是在3D图形处理中用于保存与Z轴方向有关的数据的缓冲区。例如，参照在“AGP加速3D图形”(Yong Yao，MicroprocessorReport Vol.10，No.8，June 17，1996)所提出的一项技术，一个1024×768象素的屏幕的带宽需求如下用于屏幕写入的150M字节/秒，用于屏幕重写的200M字节/秒，用于Z缓冲区存取的200M字节/秒，和用于读取质地数据的250M字节/秒。由于这里数据压缩只限于屏幕写入的情形，屏幕写入之外的数据没有被压缩。特别对于将成为将来图形处理的主流，需要最小化总的数据传输量的3D图形处理，这不是令人充分满意的。根据常规技术，在写入数据被压缩并写在存储器LSI上后，其从构成了帧缓冲区的存储器LSI中被一次读出到图形控制器中。这意味着在存储器LSI和图形控制器LSI之间有一些明显不必要的数据在传输。实际上，在数据重写并不经常发生的情况下，大部分压缩写入数据仍保持有效，因此上述压缩数据写入将只是偶尔的出现。在此情况中，由所有装置执行的处理是不必要的。然而，对于需要大量3D图形处理的应用，写入数据可能被经常地重写。因此在此情况中，未压缩写入数据被读出的机会要多得多，其将导致压缩写入数据的不必要的写入。除此之外，根据常规技术，除非数据是从存储器LSI中被一次读出到外部的，否则其将不能被压缩。因为这样的方法被证明在重复存取相同的数据时十分有效，因此其通常只适合具用于具有偶尔重写的数据。由此得到的结论是常规技术需要目标数据除了冗余和一致外还要是静态的。正因为这些特殊要求，所以通常不把常规技术认为是数据压缩的有效方法。因此本专利技术的一个目标是解决上述的所有问题，并通过应用一种具有比常规高速操作技术更高的可靠性的易实现的方法提供一种能够有效地扩展数据带宽和减少数据传输量的存储器集成电路。另外，本专利技术的另一个目标是提供一种使用上述存储器集成电路的主存储器系统和图形存储器系统。根据本专利技术的第一个方面，其提供了一个存储器集成电路，其至少配有一个用于数据输入或输出的外部输入/输出端，一个用于存储数据的存储器本文档来自技高网...

【技术保护点】
一种至少提供有一个用于数据输入或输出的外部输入／输出端，一个用于存储数据的存储器，和一个用于控制对存储器的数据读取和数据写入的控制装置的存储器集成电路，外部输入／输出端，存储器和控制器被包含在同一个芯片中，其特征在于包括： 一个用于在数据读取时将从存储器中读出的数据直接传送到外部输入／输出端的第一传送装置； 一个用于在数据写入时将从外部输入／输出端输入的数据直接传送到存储器的第二传送装置； 一个用于在压缩数据读取时对从存储器中读出的数据进行压缩以便将压缩后的数据传送到外部输入／输出端的压缩装置；和 一个用于在压缩数据写入时对从外部输入／输出端输入的压缩数据进行解压缩以便将解压缩回原始状态的数据传送到存储器的解压缩装置， 第一传送装置，第二传送装置，压缩装置，和解压缩装置被包含在同一个芯片中。

【技术特征摘要】
JP 1997-4-30 111682/971.一种至少提供有一个用于数据输入或输出的外部输入/输出端，一个用于存储数据的存储器，和一个用于控制对存储器的数据读取和数据写入的控制装置的存储器集成电路，外部输入/输出端，存储器和控制器被包含在同一个芯片中，其特征在于包括一个用于在数据读取时将从存储器中读出的数据直接传送到外部输入/输出端的第一传送装置；一个用于在数据写入时将从外部输入/输出端输入的数据直接传送到存储器的第二传送装置；一个用于在压缩数据读取时对从存储器中读出的数据进行压缩以便将压缩后的数据传送到外部输入/输出端的压缩装置；和一个用于在压缩数据写入时对从外部输入/输出端输入的压缩数据进行解压缩以便将解压缩回原始状态的数据传送到存储器的解压缩装置，第一传送装置，第二传送装置，压缩装置，和解压缩装置被包含在同一个芯片中。2.如权利要求1所要求的存储器集成电路，其中第一传送装置响应于对存储器的数据读取和压缩数据读取，从由存储器读出的数据和由压缩装置压缩的数据之中进行选择，以便将所选择的数据传送到外部输入/输出端。3.如权利要求1所要求的存储器集成电路，其中第二传送装置响应于数据写入和压缩数据写入，从由外部输入/输出端输入的数据和由解压缩装置解压缩的数据之间进行选择，以便将所选择的数据传送到存储器。4.如权利要求2所要求的存储器集成电路，其中第二传送装置响应于数据写入和压缩数据写入，从由外部输入/输出端输入的数据和由解压缩装置解压缩的数据之间进行选择，以便将所选择的数据传送到存储器。5.如权利要求1所要求的存储器集成电路，其中控制装置根据从外部输入/输出端输入的命令控制对存储器的数据读取，数据写入，压缩数据读取，压缩数据写入。6.如权利要求2所要求的存储器集成电路，其中控制装置根据从外部输入/输出端输入的命令控制对存储器的数据读取，数据写入，压缩数据读取，压缩数据写入。7.如权利要求3所要求的存储器集成电路，其中控制装置根据从外部输入/输出端输入的命令控制对存储器的数据读取，数据写入，压缩数据读取，压缩数据写入。8.如权利要求1所要求的存储器集成电路，其中控制装置根据根据从外部输入/输出端输入的一个存储器地址来控制对存储器的数据读取，数据写入，压缩数据读取，压缩数据写入。9.如权利要求2所要求的存储器集成电路，其中控制装置根据根据从外部输入/输出端输入的一个存储器地址来控制对存储器的数据读取，数据写入，压缩数据读取，压缩数据写入。10.如权利要求3所要求的存储器集成电路，其中控制装置根据根据从外部输入/输出端输入的一个存储器地址来控制对存储器的数据读取，数据写入，压缩数据读取，压缩数据写入。11.如权利要求5所要求的存储器集成电路，其中控制装置包括一个用于保存预先给予存储器的第一标识符和不同于第一标识符的预先给予压缩装置和解压缩装置的第二标识符的保存装置，和一个用于鉴别从外部输入的命令指明的是哪一个标识符的鉴别装置，控制装置根据来自鉴别装置的结果控制对存储器的数据读取，数据写入，压缩数据读取，和压缩数据写入。12.如权利要求1所要求的存储器集成电路，其中外部输入/输出端包括一个在对存储器进行存取时输入一个用于选择存储器的信号的第一芯片选择端，和一个在对存储器进行存取时输入一个用于选择压缩装置或解压缩装置的信号的第二芯片选择端；及控制装置根据表明了在对存储器进行存取时两个芯片选择端的哪一个正被提供着信号的结果来控制对存储器的数据读取，数据写入，压缩数据读取，压缩数据写入。13.如权利要求2所要求的存储器集成电路，其中外部输入/输出端包括一个在对存储器进行存取时输入...

【专利技术属性】
技术研发人员：本村真人，矢部义一，相本代志治，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]