电可擦除可编程存储器的感测电路制造技术

技术编号:3087354 阅读:149 留言:0更新日期:2012-04-11 18:40
一种电可擦除可编程存储器的感测电路,以电流感测方式,感测电可擦除可编程存储器中所存储的信息。在本发明专利技术的电路结构中,拥有一定电流源产生电路,提供一定电流源,在EEPROM单元输出“0”电位时,会由一负载电路感应出一与该写电流相同的电流,作为感测该单元输出“0”的信息所需的电流,可大大改善信息读取的速度。(*该技术在2017年保护过期,可自由使用*)

【技术实现步骤摘要】

本专利技术涉及一种电可擦除可编程存储器的感测电路,用以感测电可擦除可编程存储器中储存的信息,特别是指一种电流感测式电可擦除可编程存储器感测电路。电可擦除可编程存储器(以下称EEPROM)内部在作信息存储时,只有二种电位状态,即导通与不导通,此信息状态,可由外部感测电路予以感测。公知的EEPROM单元基本结构如附图说明图1所示,其EEPROM单元1主要由一MOS开关11以及一EEMOS储存元件12所构成。在此电路中,当导通状态时,VD输出为低电位,在不导通状态时其VD输出为悬空(floating)。而EEPROM的信息视低电位为“0”,而视悬空(floating)为“1”,其中EEPROM的EEMOS储存元件12的导通与否决定于EEMOS开关的Vt电压,当Vt大于其栅极电压VG时呈导通状态,而当Vt小于该栅极电压VG时则呈不导通(截止)。外部的感测电路只要感测VD之电位状态,即可得知该存储器单元的信息状态。在读取信息“1”及“0”时,EEPROM单元各点电位状态如下 <p>如前所述,存储器内的信息状态可由一感测电路予以感测出,亦即感测电路之目的是为了分辨EEPROM存储器的“0”电位及高于“0”电位的电压,使其能正确将存储器内的信息读出,并输出至一反相放大电路将其信号放大。常用的EEPROM电路的感测电路如图2所示,其主要包括有一PMOS晶体管21、一NMOS晶体管22、及反相器23、24,其中PMOS晶体管21是作为将电位拉升到高电位的电路元件,NMOS晶体管22的栅极受一偏压信号CO所控制,而其源极连接至EEPROM单元(如图1所示)所送来的信息,反相器为分辨“0”与“1”信息的元件。PMOS晶体管21与NMOS晶体管22间节点的电位,是利用电压进行充电与放电,以达成分辨“0”与“1”的信息。由于这一常用的EEOROM感测电路是使用电压的充电与放电的方式,故其速度较慢。因此,鉴于常用技术的缺点,本专利技术之主要目的是提供一种改进的EEPROM的感测电路,使其执行读取的速度得以改善。本专利技术之另一目的是提供一种电流感测式的EEPROM感测电路,以改善传统电压感测式的技术。由于以往感测电路使用电压来感测,在感测“0”时,放电的速度较慢,故本专利技术为了提高速度之要求,使用了电流感测式的EEPROM感测电路技术。在本专利技术中,其分辨“0”与“1”的信息是使用电流的感测来完成,而不是采用常用的电压感测式电路,在速度特性方面,较常书的电压感测方式快很多。在本专利技术的电路结构中,提供一组定电流源,在EEPROM为“0”电位时会提供一定电流,作为感测“0”的信息所需的电流。本专利技术的原理为使用一组电流镜像电路在EEPROM单元(Cell)输出“0”电位时,会感应出一与定电流相同的电流源,使其电压能够快速下降,因此能快速的感测到“0”电位。为完成上述专利技术目的,本专利技术的电可擦除可编程存储器感测电路具有产生一定电流源的一电流源产生电路,作为该感测电路在感测EEPROM存储器的“0”电位输出时所需的电流源;一开关电路在一启始信号控制之下来控制电流源产生电路是否产生一定电流源;一负载电路,其信号输入端连接至EEPROM单元并接收该EEPROM单元之输出信息。当该电流源产生电路产生定电流,且EEPROM存储器单元送出“0”电位时,负载电路产生与该定电流源相同的电流;一反相放大电路,用以放大负载电路之输出端所送入的信号,包括有一与非门,其中一个输入端接到启始控制信号,另一端接到负载电路的输出端;一反相电路,与反相放大电路的输出端连接,以使该反相放大电路的输出信息与真正EEPROM单元内所存的信息相符,将信息正确地输出。开关电路包括有一PMOS晶体管,其源极接高电位,而其栅极接至启始控制信号,由该启始控制信号控制该晶体管的动作。电流源产生电路包括有一PMOS晶体管及数个串连的NMOS晶体管,其中的PMOS晶体管的源极接高电位,漏极与栅极相连并接到该串连NMOS晶体管中第一个NMOS晶体管的漏极,该第一NMOS晶体管的栅极接一偏压信号,由该偏压信号控制,而其余NMOS晶体管栅极接至启始控制信号,当启始控制信号为高电位时,该PMOS晶体管及各个NMOS晶体管构成一串联电阻回路,以提供一定电流源。负载电路由一PMOS晶体管和一NMOS晶体管所构成,其中该PMOS晶体管源极接至高电位,其漏极作为该负载电路的输出端,其栅极接到电流源产生电路中的PMOS晶体管漏极,而与该PMOS晶体管构成一电流镜像电路结构;其NMOS晶体管源极接到EEPROM单元,用来接收该单元送来的信息,其栅极接到偏压信号,由该偏压输入信号所控制,以使该NMOS晶体管的源极接到EEPROM单元节点的电压维持在约2V左右。显然,与现有技术的电压感测式电路相比,本专利技术的感测电路可以提高信息读取速度。以下将配合附图,对本专利技术的电路结构及其动作原理作进一步的说明,其中图1是表示公知的EEPROM单元之基本电路结构;图2是表示公知EEPROM的感测电路图;图3是表示本专利技术的电路功能方框图;图4是表示本专利技术EEPROM的感测电路之较佳实施例电路图;图5是表示图4中各相关节点在读“0”及“1”时的时序图;图6是本专利技术的感测电路与EEPROM单元及相关电路的连结关系示意图。图3所示是本专利技术EEPROM感测电路的电路功能方框图。如图式可知,本专利技术的感测电路3主要包括五个部分,即一开关电路31、一电流源产生电路32、一负载电路33、一反相放大电路34、一反相电路35。图4所示是本专利技术EEPROM的感测电路之较佳实施例电路图。以下将同时参阅图3及图4,对本专利技术的电路结构作一说明。开关电路31主要是作为打开电流源的控制元件,以使感测电路3开始动作。其主要包括有一PMOS晶体管M1,其源极(Source)接至高电位(VDD),其漏极(Drain)接至电流源产生电路32的A点(即PMOS晶体管M2之漏极),而栅极(Gate)是接至一启始控制信号EN。当感测电路3不动作时,启始控制信号EN为低电位,故PMOS晶体管M1打开(ON),将电流源关掉。当启始控制信号EN为高电位时,PMOS晶体管M1关掉。电流源产生电路32之目的是提供一定电流源,作为在感测EEPROM存储器之“0”电位输出时所需的电流源,其包括有一PMOS晶体管M2及五个NMOS晶体管M3-M7来完成,其电路等效于一电阻,故其具有产生一定电流的功能。该电流源产生电路32中之PMOS晶体管M2之源极连接至高电位(VDD),漏极与栅极相接至NMOS晶体管M3之漏极,另外亦连接至负载电路33中之PMOS晶体M8之栅极,与该PMOS晶体管M8构成一电流镜像结构。而NMOS晶体M3-M7乃形成一串级结构,其中之NMOS晶体管M3之栅极是连接至一偏压信号CO,而源极连接至NMOS晶体管M4之漏极,NMOS晶体管M4之源极连接至NMOS晶体管M5之漏极,NMOS晶体管M5之源极连至NMOS晶体管M6之漏极,NMOS晶体管M6之源极连至NMOS晶体管M7之漏极,NMOS晶体管M7之源极连至一低电位。其NMOS晶体管M4、M5、M6、M7之栅极共同连接至启始控制信号EN,当启始控制信号EN为高电位时PMOS晶体管M2及五个NMOS晶体管M3本文档来自技高网...

【技术保护点】
一种电可擦除可编程存储器的感测电路,包括有:一电流源产生电路,用以提供一定电流源,作为该感测电路在感测EEPROM存储器的“0”电位输出时所需的电流源;一开关电路,在一启始控制信号控制之下,用以控制该电流源产生电路是否产生一定电流源 ;一负载电路,具有一输出端以及一连接至EEPROM单元之信号输入端,其中该信号输入端用以接收该EEPROM单元之输出信息,于该电流源产生电路产生定电流时,且该EEPROM存储器单元送出“0”电位时,用以产生一与该定电流源相同的电流; 一反相放大电路,用以放大负载电路之输出端所送入的信息,其包括有一与非门,其与非门之其中一个输入端接至启始控制信号,另一端则接至负载电路的输出端;以及一反相电路,连接至反相放大电路之输出端,以使该反相放大电路的输出信息与真正EEPROM单 元内所存的信息相符,将信息正确地输出。

【技术特征摘要】
1.一种电可擦除可编程存储器的感测电路,包括有一电流源产生电路,用以提供一定电流源,作为该感测电路在感测EEPROM存储器的“0”电位输出时所需的电流源;一开关电路,在一启始控制信号控制之下,用以控制该电流源产生电路是否产生一定电流源;一负载电路,具有一输出端以及一连接至EEPROM单元之信号输入端,其中该信号输入端用以接收该EEPROM单元之输出信息,于该电流源产生电路产生定电流时,且该EEPROM存储器单元送出“0”电位时,用以产生一与该定电流源相同的电流;一反相放大电路,用以放大负载电路之输出端所送入的信息,其包括有一与非门,其与非门之其中一个输入端接至启始控制信号,另一端则接至负载电路的输出端;以及一反相电路,连接至反相放大电路之输出端,以使该反相放大电路的输出信息与真正EEPROM单元内所存的信息相符,将信息正确地输出。2.如权利要求1所述的电可擦除可编程存储器的感测电路,其特征是,该开关电路包括有一PMOS晶体管,其源极接至一高电位,而其栅极是接至启始控制信号,由该启始控制信号控制该晶体管的动作。...

【专利技术属性】
技术研发人员:吴少义王复中
申请(专利权)人:盛群半导体股份有限公司
类型:发明
国别省市:71[中国|台湾]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1