快闪存储器装置中的可编程存取保护制造方法及图纸

一种存储装置（１００）包含具有用于控制对其的存取的第一存取控制位（２０２，２０４）的存储器阵列（１０２）。第二组存取控制位（１０４）来控制对第一存取控制位的写存取。将存储器阵列分成存储块，每一块具有相应的存取控制位。至少一个这种块（ＢＬＫＯ）再分成页，每一页具有相应的控制位。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般地涉及存储装置，尤其涉及在这种存储装置中提供存取保护。
技术介绍
哪里需要可重新编程的非易失性存储器，哪里就使用可以电可擦除可编程只读存储器(EEPROM)。典型地，写到这种装置，需要断定一个允许写入信号给芯片，同时发生写入操作。这防止了无意地写入存储器。但是，EEPROM中包含的数据易受各种讹误源的影响。例如，由于对EEPROM上电和下电而引起的暂态产生数据讹误的机会。典型地，EEPROM在苛刻的工业环境中得以应用，由此，使装置受到控制线上的噪声尖峰信号的影响。因此，除了目前使用的简单的允许写入信号外，希望提供更强的保护对付无意写入。EEPROM还在希望受到控制的读存取的情况下得到应用。例如，结合了EEPROM型存储器的智能卡，它需要某种形式的保护对付越权存取。这种智能卡用于个人金融应用、保健服务等等，其中，这种卡中包含的信息的私密性是重要的。在无线电频率识别装置(RFIDs)中能发现EEPROM，其中存储装置用于存储识别RFID标记所附加的物体的信息。典型地，RFID标记(tag)是可以写入的，以在除了标识符之外存储信息。RFID标记通常具有某种写保护能力和读访问控制。这种读访问控制目前是通过提供口令机制实施的，它在标记中结合了存储器的门存取，这导致产生一个庞大的装置。现在需要一种策略，禁止读存储装置中包含的某些或全部的信息，并禁止对存储器的写存取。希望避免具有额外的电路实施这种能力，由此，允许需要读存取保护的更小和更密集的应用。专利技术概述根据本专利技术，提供了一种存储装置，它包含存储器阵列和用于控制对存储器阵列的存取的存取逻辑。第一位存储器提供确定存储器阵列的可达性的存取信息。在本专利技术的较佳实施例中，将存储器阵列分为多个存储块，每一个块具有相应的存取信息，用于对该块的存取。第二位存储器包含存取控制信息，用于控制对第一位存储器的存取。写保护引线将第二位存储器设置到第一逻辑电平，当第二位存储器中的相应的位设置在第二逻辑电平时，允许对第一位存储器写存取。更进一步根据本专利技术，至少一个存储块可以再分为页。提供第三位存储器，用于控制对每一个这种页的存取。在较佳实施例的第一种变化中，将本专利技术配置成串行存储装置。在第二种变化中，存储装置与并行接口适应。在第三种改变中，本专利技术包含无线电频率接口，以提供以无线电频率信号，用于RFID应用中。RFID接口可以通过串行型存储装置或并行型存储装置工作。附图概述附图说明图1示出本专利技术的存储器的机构。图2A和2B描述了图1所示的存取控制逻辑。图3说明了用于存储块0的存取逻辑。图4示出存取保护页的内存映象。图5示出用于RFID应用的本专利技术。实施本专利技术的最佳实施例参照图1，根据本专利技术的存储装置100的较佳实施例包含电可擦可编程只读存储器(EEPROM)102。设置一串行接口，用于访问EEPROM，它包含用于接收操作码使存储装置工作，并用于接收要存储在存储装置中的数据的串行输入／输出数据引线SDA。串行数据引线根据接收到的操作码，馈送到控制逻辑装置106，该装置产生控制信号，使存储装置工作串行数据引线SDA还馈送到数据存储器108，它用于保存要写入EEPROMl02的数据，并保存用于对EEPROM存取的地址。存储器地址通过X解码器和Y解码器解码，后者用作输入到EEPROM102的MUX的输出端的选择器。串行数据引线还用作输出引线。输出缓冲器110通过传输门122和输出晶体管116，将数据输送到串行数据引线SDA。在存取控制逻辑120的控制下，操作传输门122。存储装置的串行接口还包含两个写保护引线WP1、WP2，它们馈送到控制逻辑装置106和一组二进位制方程104。写保护引线WP1是传统的写保护机构，每当断定有引线时，它就阻止对存储器的写入。控制逻辑106使EEPROM102的高压泵无效，从而当断定有WP1时，阻止EEPROM的编程。类似地，当断定有WP1时，使二进位制方程104无效。当断定WP2为L0时，将二进位制方程设置为逻辑“1”。当上电的时候，随着存储装置完全上点时上电复位信号为L0，二进位制方程也设置为逻辑“1”。根据本专利技术的操作原理，可以只将逻辑“0”写入二进位制方程。由此，当由用户将逻辑“0”写入二进位制方程时，该二进位制方程无法继而复位至逻辑“1”，除非通过使电源循环，或者断定WP2为L0。如下面将解释的，二进位制方程馈送到EEPROM102的存取控制逻辑，以对存储器提供受控制的存取。现在，翻到图2A，讨论图1所示的存取控制逻辑120。如从图2的略图可见，将EEPROM102分为八个存储块BLK0—BLK7。EEPROM102还包含许多存储器，它们被认为是存取保护页APP。保护位存储器202(PB0—PB7)包含用于对EEPROM102中的每一块进行读和写存取的存取控制信息。保护位存贮器204(PB／AP)包含EEPROM的APP部分的存取控制信息。在较佳实施例中，保护位202、204在存储保护页APP内。机能上地，存取控制逻辑120包含与门201a—201h，其中保护位存储器202中的位是通过这些与门馈送的，从而可以确定是否对存储块进行写存取。通过串行引线SDA，使BLK0—BLK7被允许。由此，保护位PB0控制对EEPROM102的块BLK0的写存取，保护位PB1控制对块BLK1的写存取，以此类推。类似地，保护位PB／AP通过与门203，控制对存取保护页APP的写存取。存取控制逻辑120还包含与门205a—205h和207。如在图2A中可见的，二进位制方程104通过将串行数据引线SDA通过与门205a—205h和207耦合到保护位，提供了对保护位存储器203、204的写存取控制。更具体地说，只有当保护位相应的二进位制方程设置为逻辑“1”时，它才可以写入。通过这种方法，例如二进位制方程SB0控制保护位PB0是否写入。如上所述，本专利技术的一个方面是，二进位制方程只能够通过串行数据引线SDA写到存储逻辑“0”。一旦写到逻辑“0”，则二进位制方程只可以通过断定写保护引线WP2上的L0，或者当装置上电时POR线为L0时，复位至逻辑“1”。由此，或门114通过其反向的输入，信号给二进位制方程存储器104，在这两种情况中的任何一种情况下复位到逻辑“1”。关于图1，还要注意，写保护引线WP1通过使安排EEPROM的存储位置所需的高电压泵无效，阻止了写入EEPROM102。根据本专利技术，断定写保护引线WP1还阻止了写入二进位制方程存储器104，如图2A所示，其中，WP1通过与门209a—209h和211，馈送到二进位制方程存储器。图2B说明保护位PB0—PB7除了提供对存储块的写入控制外，提供对存储块BLK0—BLK7的读存取的控制。由此，存取控制逻辑120(图1)包括另外的逻辑，即，与门213a—213h，其中保护位和存储块的输出馈送到该这些逻辑。现在翻到图3，示出提供给存储块BLK0的写存取保护的另外的值。将存储块BLK0再分成八页PG0—PG7，它们可以被个别保护，不受写操作影响。一组写保护位302通过另外的逻辑，诸如包含在存取控制逻辑120中的与门30ia—301h，与存储块的保护位PB0结合。由此，存储块BLK0中的页首先需要将保护位PB0设置得允许本文档来自技高网...

【技术保护点】
一种存储装置，其特征在于包含： 存储器阵列（１０２）； 耦合到所述存储器阵列，用于控制对所述存储器阵列的存取的第一控制装置（１２０）； 用于接收和存储存储器存取控制信息的第一存储装置（２０２，２０４），所述第一控制装置（１２０）适于根据所述第一存储装置的容量，提供对所述存储器阵列的存取； 耦合到所述第一存储装置，用于控制对所述第一存储装置（２０２，２０４）的写存取的第二控制装置（２０５ａ－２０５ｈ，２０７）； 用于接收和存储修改控制信息的第二存储装置（１０４），所述第二控制装置（２０５ａ－２０５ｈ，２０７）适于根据第二存储装置的逻辑状态，将写存取提供给所述第一存储装置（２０２，２０４）； 用于接收外部信号，并耦合以响应于接收到一外部信号，将所述第二存储装置（１０４）设置为第一逻辑状态的第一引线装置（ＷＰ２）；和 用于接收外部信号，并耦合以响应于接收到一外部信号，阻止对所述存储器阵列（１０２）的所有写存取的第二引装置（ＷＰ１）。

【技术特征摘要】
US 1997-11-14 08/971,1171．一种存储装置，其特征在于包含存储器阵列(102)；耦合到所述存储器阵列，用于控制对所述存储器阵列的存取的第一控制装置(120)；用于接收和存储存储器存取控制信息的第一存储装置(202，204)，所述第一控制装置(120)适于根据所述第一存储装置的容量，提供对所述存储器阵列的存取；耦合到所述第一存储装置，用于控制对所述第一存储装置(202，204)的写存取的第二控制装置(205a—205h，207)；用于接收和存储修改控制信息的第二存储装置(104)，所述第二控制装置(205a—205h，207)适于根据第二存储装置的逻辑状态，将写存取提供给所述第一存储装置(202，204)；用于接收外部信号，并耦合以响应于接收到一外部信号，将所述第二存储装置(104)设置为第一逻辑状态的第一引线装置(WP2)；和用于接收外部信号，并耦合以响应于接收到一外部信号，阻止对所述存储器阵列(102)的所有写存取的第二引装置(WP1)。2．如权利要求1所述的存储装置，其特征在于第一存储装置(120)是位存储器，第二存储装置是具有对应于第一存储装置(202，204)的每一位的位的位存储器，并且第二控制装置适于只有当第二存储装置(104)中相应的位处于第二逻辑电平时，才允许对第一存储装置中的位进行写存取。3．如权利要求1所述的存储装置，其特征在于存储器阵列(102)包含多个存储块，每一个存储块具有相应的存储器存取控制信息，以控制对所述各个存储块的存取的控制。4．如权利要求3所述的存储装置，其特征在于存储器存取控制信息包含多个保护位，每一个保护位与一个存储块相关。5．如权利要求4所述的存储装置，其特征在于第二存储装置(104)包含多个二进位制方程，每一个所述二进位制方程对应于一个保护位。6．如权利要求1所述的存储装置，其特征在于包含用于产生上电复位信号(118)，并耦合以在存储装置上电时，将第二存储装置设置到第一逻辑状态的装置。7．如权利要求1所述的存储装置，其特征在于还包含高电压泵装置，用于提供电压安排存储器阵列，第二引线装置(WP1)耦合以响应于接收到的外部信号使高电压泵有效和无效(106)。8．如权利要求1所述的存储装置，其特征在于还包含一个串行接口或并联接口。9．如权利要求8所述的存储装置，其特征在于还包含无线电频率接口，以通过无线电频率信号与存储装置通信。10．一种存储装置，其特征在于包含组成为多个存储块的存储器阵列(102)；耦合到存储器阵列，以控制其读和写存取的存取控制逻辑(120)；耦合到所述存取控制逻辑的第一位存储器(202)，所述第一位存储器具有相应于每一个存储块的存取允许位，所述存取控制逻辑适于根据相应于选出的存储块的存取允许位的逻辑电平，使对选出的存储块的读和写操作有效和无效；...

【专利技术属性】
技术研发人员：KD马莱斯基，JP沃德，MJ斯坦梅茨，DC克罗默，G普鲁厄特，
申请(专利权)人：爱特梅尔股份有限公司，
类型：发明
国别省市：US[美国]