用于半导体测试系统的模式发生器技术方案

一种通过产生和应用测试模式来测试半导体存储器件的半导体测试系统模式发生器。该模式发生器能够随意地产生变换请求信号，以便变换被测存储器件的特定存储单元的读／写数据，所述被测存储器件的Ｘ（行）和Ｙ（列）方向具有不同的存储单元数。特定存储单元的位置处于被测存储器件中存储单元阵列的对角线上，或与所述对角线垂直的反向对角线上。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种用于半导体测试设备的模式发生器，用于通过产生测试模式并将该模式应用到被测器件上来测试半导体存储器件，更具体地说，本专利技术涉及一种用于半导体测试设备的模式发生器及模式发生方法，用于随意产生变换请求信号，所述变换请求信号用于为在X和Y方向上具有不同存储单元数的存储器件中的特定存储单元变换读/写数据。在利用半导体测试设备测试例如IC和LSI等半导体器件时，要在预定的测试时刻，在其合适的测试引脚上，给要测试的半导体IC器件提供由半导体测试系统中的模式发生器所产生的测试信号(测试模式)。半导体测试系统接收被测IC器件响应于该测试信号的输出信号。该输出信号在预定的时刻被选通信号选通(取样)，以便与期望输出数据比较，从而确定IC器件是否正确地工作。在被测器件(DUT)是半导体存储器时，应用在DUT上的测试模式由地址数据、写数据和控制数据构成。在DUT的预定地址(存储单元)写入预定数据后，读取该地址的数据，以确定该存储器中存储的数据是否与该写数据相同。为测试半导体存储器，模式发生器所产生的测试模式包括不同的数据和控制信号，其中包括上述的地址数据、写数据和控制数据及用于在故障存储器中存储测试结果的期望数据、地址和数据等。附图说明图1示出了具有模式发生器的典型半导体测试系统基本结构的例子。在本专利技术的上下文中，模式发生器可应用于专门为测试半导体存储器而构成的半导体测试系统，及为测试例如系统片上IC等、以存储块或存储磁心为其一部分的LSI而构成的半导体测试系统。图1中，半导体测试系统包括产生定时时钟的定时发生器TG；产生包括各种地址数据和控制信号的测试模式的模式发生器PG；将测试模式进行波形格式化的格式控制器(波形格式化器)FC；用于连接被测器件(DUT)的引脚电子器件；用于比较DUT的输出与期望数据的数字(逻辑)比较器DC；以及用于存储测试结果以便进行故障分析的故障存储器FM，其中包括一个地址故障存储器AFM。根据来自定时发生器TG的定时时钟，模式发生器PG产生将提供给格式控制器FC的测试模式，例如地址数据和控制信号。格式控制器FC通过引脚电子器件给DUT提供具有特定波形和定时的测试模式。模式发生器PG还在来自定时发生器TG的选通信号的定时，产生期望数据EXP，该数据将被提供给数字比较器DC，以便与来自DUT的数据进行比较。在检测到DUT输出数据与期望数据EXP间不匹配时，比较器DC产生一个错误指示。该错误(故障)数据以来自模式发生器PG的地址数据所规定的相应于DUT地址的地址存储在故障存储器FM中(或地址故障存储器AFM中)。故障存储器FM中的错误数据可以表示器件输出引脚在选通点的实际值，或刚好可以是表示通过或故障的一位数据。测试工程师和设计工程师采用故障存储器FM中的错误数据，分析器件设计和功能的正确性。正如所属领域技术人员所熟知的，存储器由大量存储单元构成，每个存储单元具有行(X)地址和列(Y)地址。在存储器测试中，一个重要测试项是检验各存储单元间是否存在相互干扰，有时称为“模式敏感性故障”或“相邻模式敏感性故障”。一般情况下，通过在特定存储单元中写入与相邻存储单元中的数据(例如为“0”)相反的数据(例如为“1”)来检测这种故障。在所有相邻单元都存储写数据“0”时，半导体测试系统监测该特定单元是否能正确地存储写数据“1”。换言之，半导体测试系统中的模式发生器被设计为包括专用于存储器测试的功能，即，能够变换被测存储器件的特定存储单元(地址)的写数据。由于模式发生器中提供了这种数据变换功能，所以可以在不需要复杂测试程序的条件下，快速产生复杂的测试模式。用于这种存储器测试的模式发生器PG，一般是用于产生包括将应用在DUT上的地址数据、写数据和控制数据的测试模式并具有算术功能的ALPG(算法模式发生器)。更具体说，该模式发生器产生将应用在例如地址引脚、数据引脚、和控制引脚等DUT引脚上的测试模式。控制数据的例子包括芯片使能(CE)、写使能(WE)、输出使能(OE)、行地址选通(RAS)和列地址选通(CAS)。模式发生器PG还产生期望模式EXP，该模式将提供给数字比较器DC，用于与从DUT读出的数据进行比较，还产生地址数据和用于控制地址故障存储器AFM以便在其中存储测试结果的控制数据。模式发生器PG还产生例如变换请求信号等控制信号，这也是以后将详细说明的本专利技术主题。图2A是示出了模式发生器PG的基本结构的框图。该实例中，模式发生器由顺序控制器400、地址发生器200、数据发生器300和控制信号发生器100构成。如图1所示，模式发生器接收来自定时发生器TG的定时(基准)时钟，从而产生与基准时钟同步的测试模式(地址数据、写数据、控制数据等)。地址发生器200产生地址数据200s，数据发生器300产生数据300s，控制信号发生器100产生控制信号100s。数据300s包括将进行详细解释的变换请求信号110s。如上所述，变换请求信号110s(图2B)将产生能够检测被测存储器件的“模式敏感性故障”或相邻模式敏感性故障“的测试模式。在所有其它相邻存储单元的写数据都为“0”时，变换请求信号110s将为特定存储单元产生例如为“1”的写数据，反之亦然。一般情况下，该特定存储单元的位置在例如图4的阴影部分所示的对角线方向移动，以便有效检测“模式敏感性故障”。为进行这种测试，模式发生器PG产生逐一递增以便顺序访问各存储单元的地址数据，及对所有存储单元来说例如为“0”的写数据，和对于特定存储单元来说将写数据变换为“1”的变换请求信号。图2B是模式发生器中与产生变换请求信号110s有关的主要部件的框图。应注意，该实例是本专利技术人和本专利技术的受让人的内部资料，并不是公众可以得到的信息。因此，图2B的实例并非反对本专利技术的现有技术。在图2B的实例中，X地址线和Y地址线的数量分别为16。图2B的变换请求信号电路包括对角变换设定寄存器10、累加器20、X与门32、Y与门34和比较器(异OR)40。对角变换设定寄存器10是宽度为16位的寄存器，用于存储设定值，该设定值规定哪条对角线将被选择用作数据变换的特定存储单元的位置。累加器20是16位算术加法器，它从地址发生器200接收宽度为16位的Y地址数据，及从对角线变换设定寄存器10接收所述设定值，并输出16位数据的相加结果YA。该过程中，不使用相加得到的进位信号。给X与门32的一个输入端提供最大X地址值，而为另一输入端提供X地址数据。为Y与门34的一个输入端提供最大Y地址值，而为另一输入端提供来自累加器20的相加结果YA。最大X地址值和最大Y地址值用作根据DUT的尺寸，限制宽度为16位的地址数据中的有效位宽的屏蔽数据。例如，在图3所示存储结构中，由于有效位宽是2位，二进制形式表示的屏蔽数据(最大地址值)为“0000,0000,0000,0011”，从而屏蔽高于头两位的数据位。Y与门34为介于最大Y地址值和累加的16位输出数据YA间的每一位，产生通过逻辑AND得到的16位输出数据YB。输出数据YB(Y比较数据)提供给比较器40。X与门32为介于最大X地址值和宽度为16位的X地址数据间的每一位，产生通过逻辑AND得到的16位输出数据XA。输出数据XA(X比较数据)提供给比较器40。比较器4本文档来自技高网...

【技术保护点】
一种半导体测试系统中的模式发生器，用于产生测试半导体存储器件的测试模式，包括： 一个变换请求信号电路，该电路用于为被测存储器件的每个特定存储单元产生一个变换请求信号，以便变换写数据； 其中特定存储单元的位置处于半导体存储器件中存储单元阵列的对角线上，其中行（Ｘ）和列（Ｙ）中的存储单元数彼此不同。

【技术特征摘要】
【国外来华专利技术】JP 2000-5-19 152776/20001.一种半导体测试系统中的模式发生器，用于产生测试半导体存储器件的测试模式，包括一个变换请求信号电路，该电路用于为被测存储器件的每个特定存储单元产生一个变换请求信号，以便变换写数据；其中特定存储单元的位置处于半导体存储器件中存储单元阵列的对角线上，其中行(X)和列(Y)中的存储单元数彼此不同。2.根据权利要求1的半导体测试系统中的模式发生器，其中变换请求信号电路包括一个对角变换设定寄存器，用于存储一个设定值，所述设定值用于定义存储单元阵列上对角线位置；一个累加器，用于将被测存储器件的Y地址数据与来自所述寄存器设定值相加；一个被提供以累加器的输出、最大Y地址值和最大X地址值的Y与门；一个被提供以被测存储器件的X地址数据、最大Y地址值、最大X地址值的X与门；以及一个比较器，用于比较Y与门和X与门的输出，并在Y与门和X与门的输出彼此匹配时，产生变换请求信号。3.根据权利要求1的半导体测试系统中的模式发生器，其中对变换请求信号电路进行操作以对被测存储器件的每个地址执行以下等式(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)＝存储单元的X地址AND(最大X地址值AND最大Y地址值)其中在等式的右侧和左侧结果彼此匹配时，变换请求信号电路产生变换请求信号，从而变换被测存储器件的特定存储单元的写数据。4.根据权利要求1的半导体测试系统中的模式发生器，其中对变换请求信号电路进行操作以对被测存储器件的每个地址执行以下等式*(存储单元的X地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)＝存储单元的Y地址AND(最大X地址值AND最大Y地址值)这里，等式4前面的标记*表示位变换，用于变换表示紧跟在标记后的括号内的相加结果的数据，其中在等式的右侧和左侧结果彼此匹配时，变换请求信号电路产生变换请求信号，从而变换被测存储器件的特定存储单元的写数据。5.根据权利...

【专利技术属性】
技术研发人员：松井鹤人，
申请(专利权)人：株式会社鼎新，
类型：发明
国别省市：JP[日本]