半导体装置制造方法及图纸

在具有深度功率降低模式的半导体存储器中，在接通内部电压时，正确而且可靠地生成内部电压。在生成控制深度功率降低模式的断电使能信号（ＰＣＵＴｅ）的电平变换电路（９６０）的输出部上，设置在接通电源时将该电平变换电路的输出信号设定为规定的去活状态的初始化电路。该初始化电路例如包括：电容元件（２），被连接在电平变换电路（９６０）的输出节点上，在接通电源时上拉该输出节点的电压；以及锁存电路（３，４），锁存该输出节点的电压电平。在接通电源时，该初始化电路强制性地去活断电使能信号，生成外围电源电压，根据控制电路（９０４）的输出信号来初始设定电平变换电路的内部节点。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体装置，特别涉及由外部电源电压来生成该半导体装置的内部电压的内部电压产生电路的结构。更具体地说，涉及停止内部电压产生工作的深度功率降低模式(ディ-プパヮ-ダゥンモ-ド)的控制结构。对位线BL及ZBL，设有位线均衡电路BPE，在备用状态时，将位线BL及ZBL预充电到位线预充电电压Vb1电平并进行均衡；以及读放大器SA，在激活时，差分放大位线BL及ZBL的电压并进行锁存。对该读放大器SA，设有读激活晶体管ASPT，在读放大器激活信号/SAP激活时导通，将读放大器SA的高电平电源节点耦合到传递阵列电源电压Vdds的读电源线上；以及读放大器激活晶体管ASNT，在读放大器激活信号SAN激活时导通，在激活时将读放大器SA的低电平电源节点耦合到传递接地电压Vss的读接地线上。存储单元MC包含存储电容MQ，以电荷的形态来存储信息；以及存取晶体管MT，根据字线WL上的信号电压将存储单元电容MQ耦合到对应的位线BL(或ZBL)上。该存取晶体管MT通常由N沟道MOS晶体管(绝缘栅型场效应晶体管)构成，向其背面栅极提供负偏压Vbb。通过将负偏压Vbb提供给存取晶体管MT的背面栅极，来实现阈值电压的稳定、信号线和衬底区域之间的寄生电容的减少及存取晶体管的漏极/源极的结电容的减少。位线均衡电路BPE根据位线均衡指示信号BLEQ将阵列电源电压Vdds的中间电压(Vdds/2)的位线预充电电压Vb1传递到位线BL及ZBL。字线WL在被选时被驱动到电压电平比阵列电源电压Vdds高的高电压Vpp电平。通过将被选字线WL驱动到高电压Vpp电平，在存储电容MQ的存储节点中保存阵列电源电压Vdds电平的H数据，而不引起存储单元的存取晶体管MT的阈值电压损耗。存储电容MQ用与存储数据的存储节点对置的电极节点(单元极板节点)来接受恒定的单元极板电压Vcp。通常，该单元极板电压Vcp的电压电平也是阵列电源电压Vdds的中间电压(Vdds/2)。如上所述，在DRAM中，使用电压电平互不相同的多种电压。在外部产生该多种电压并提供给DRAM的情况下，系统的规模增大，并且整个系统的消耗电流也增大(因为发生配线损耗)。此外，在DRAM中，电源端子数也增大。因此，该多种电压在DRAM内部被生成。图22是与DRAM的内部电压关联的部分的结构示意图。在图22中，DRAM包含存储单元阵列902，具有被排列为矩阵状的多个存储单元(图21的存储单元MC)；控制电路904，根据来自外部的命令CMD，来生成用于实现该命令所指定的工作模式的工作控制信号；行选电路906，在控制电路904的控制下被激活，用于根据来自外部的行地址信号RA将存储单元阵列902的对应于地址被指定的行而配置的字线驱动为被选状态；读放大器组，由控制电路904选择性地激活，在激活时，检测行选电路906选择出的行上的存储单元的数据，进行放大并进行锁存；列选电路910，在控制电路904的控制下工作，在激活时，根据来自外部的列地址信号CA来选择存储单元阵列902的与地址被指定的列对应的存储单元；以及内部电压产生电路900，根据外部电源电压EXVDD来生成各种内部电压Vpp、Vbb、Vb1、Vcp、Vdds、及Vddp。来自内部电压产生电路900的外围电源电压Vddp被提供给控制电路904及行选电路906。来自内部电压产生电路900的高电压Vpp也被提供给行选电路906。在行选电路906中，配置有字驱动器，它通过接受外围电源电压Vddp作为工作电源电压的行译码电路来生成行选信号，向对应于根据该行选信号选择出的行而配置的字线传递高电压Vpp电平的字线选择信号。向存储单元阵列902提供位线预充电电压Vb1、单元极板电压Vcp、及向该阵列的衬底区域施加的负偏压Vbb。向读放大器组908提供阵列电源电压Vdds作为工作电源电压。向列选电路910通常提供外围电源电压Vddp作为工作电源电压(列选信号也可以是阵列电源电压Vdds电平)。使控制电路904等外围电路用外围电源电压Vddp来工作，使与存储单元阵列902关联的读放大器组908根据阵列电源电压Vdds来工作，从而使外围电路快速工作来实现快速存取，并且保证存储单元的存取晶体管及存储单元电容的绝缘耐压来稳定地存储数据。图23是图22所示的内部电压产生电路900的结构示意图。在图23中，内部电压产生电路900包含恒流源950，由外部电源电压EXVDD来生成恒定的恒流；基准电压产生电路951、952、953，将来自恒流源950的恒流变换为电压来分别生成高电压用的基准电压Vrefd、外围电源电压用的基准电压Vrefp及阵列电源电压用的基准电压Vrefs；负电压产生电路954，接受外部电源电压EXVDD作为工作电源电压来生成负电压Vbb；以及高电压产生电路955，接受外部电源电压EXVDD作为工作电源电压，来生成高电压Vpp。负电压产生电路954包含振荡电路，将大小与恒流源950的驱动电流对应的电流作为工作电流来进行振荡工作；以及激励(ポンプ)电路，根据该振荡电路的输出信号进行充电激励工作来产生负电压。高电压产生电路955包含振荡电路，其工作电流由恒流源950的驱动电流来决定，按规定的周期来进行振荡工作；激励电路，根据该振荡电路的振荡信号进行充电激励工作来生成高电压Vpp；以及对该激励电路的输出电压进行电平移动、与来自基准电压产生电路951的基准电压Vrefd进行比较、根据其比较结果来选择性地激活激励工作的电路。在负电压产生电路954中，也设有检测负电压Vbb的电压电平的电路，通常，使用MOS晶体管(绝缘栅型场效应晶体管)的阈值电压的电平检测电路被用来检测该负电压Vbb的电平。内部电压产生电路900还包含外围电源电路956，根据来自基准电压产生电路952的基准电压Vrefp由外部电源电压EXVDD来生成外围电源电压Vddp；阵列电源电路957，根据来自基准电压产生电路953的基准电压Vrefs由外部电源电压EXVDD来生成阵列电源电压Vdds；单元极板电压产生电路958，由阵列电源电压Vdds来生成其中间电压电平的单元极板电压Vcp；以及预充电电压产生电路959，接受阵列电源电压Vdds作为工作电源电压，来生成其中间电压电平的位线预充电电压Vb1。外围电源电路956包含激活电源电路950a，用于在该半导体存储器中进行内部工作的激活周期时工作，以大的电流驱动力由外部电源电压EXVDD来生成外围电源电压Vddp，抑制内部电路工作时外围电源电压Vddp的降低；以及备用电源电路950b，在备用状态时及激活周期时始终工作，以小的消耗电流由外部电源电压EXVDD来生成外围电源电压Vddp。通过该备用电源电路950b，在备用周期时，防止由于泄漏电流等而使外围电源电压Vddp的电压电平降低。阵列电源电路957同样包含激活电源电路957a，在激活周期时被激活，以大的电流驱动力由外部电源电压EXVDD来生成阵列电源电压Vdds；以及备用电源电路957b，在备用周期时及激活周期时工作，以小的消耗电流来抑制该阵列电源电压Vdds由于泄漏电流而降低。单元极板电压产生电路958及预充电电压产生电路959分别生成电压电平为该阵列电源电压Vdds的1/2的中间电压，分别作为单本文档来自技高网...

【技术保护点】
一种半导体装置，包括： 控制电路，接受第１电源电压作为工作电源电压，根据工作模式指示来生成第１电源控制信号； 电平变换电路，用于将上述第１电源控制信号变换为振幅为第２电源电压电平的电源控制信号并输出； 初始化电路，用于在接通上述第２电源电压时将上述电平变换电路的输出信号设定为规定的电压电平；及 电源电路，根据上述第２电源控制信号被选择性地激活，在激活时，由上述第２电源电压来生成上述第１电源电压。

【技术特征摘要】
【国外来华专利技术】JP 2001-10-29 331396/011.一种半导体装置，包括控制电路，接受第1电源电压作为工作电源电压，根据工作模式指示来生成第1电源控制信号；电平变换电路，用于将上述第1电源控制信号变换为振幅为第2电源电压电平的电源控制信号并输出；初始化电路，用于在接通上述第2电源电压时将上述电平变换电路的输出信号设定为规定的电压电平；及电源电路，根据上述第2电源控制信号被选择性地激活，在激活时，由上述第2电源电压来生成上述第1电源电压。2.如权利要求1所述的半导体装置，其中，上述电平变换电路具有生成互补信号的第1及第2输出节点；上述初始化电路包括下述中的至少一个第1电容元件，被连接在上述电平变换电路的上述第1输出节点和供给上述第2电源电压的电源节点之间；以及第2电容元件，被连接在上述第2输出节点和供给极性与上述第2电源电压不同的电压的参考节点之间。3.如权利要求1所述的半导体装置，其中，上述电平变换电路包括电平变换电路，接受上述第2电源电压作为工作电源电压，将上述第1电源控制信号变换为振幅为上述第2电源电压电平的第1电源控制信号；以及锁存电路，接受上述第2电源电压作为工作电源电压，锁存并传送上述电源控制信号来生成上述第2电源控制信号。4.如权利要求1所述的半导体装置，其中，上述初始化电路包括电源接通检测电路，检测上述第2电源电压的接通；以及逻辑电路，接受上述电源接通检测电路的输出信号和上述电平变换电路的输出信号来生成上述第2电源控制信号。5.一种半导体装置，包括内部电压产生电路，接受第1电源电压，由上述第1电源电压来生成第2电源电压；内部电路，接受上述第2电源电压作为工作电源电压，根据来自外部的工作模式指示来生成内部工作控制信号；电平变换电路，将来自上述内部电路的规定的内部工作控制信号的振幅变换为上述第1电源电压电平的振幅来生成特定工作控制信号；逻辑电路，接受上述第1电源电压作为工作电源电压，对上述特定工作控制信号实施逻辑处理来生成缓冲控制信号；及开关电路，根据上述逻辑电路输出的缓冲控制信号，将传递上述第2电源电压的电源线耦合到供给上述第1电源电压的电源节点上。6.如权利要求5所述的半导体装置，其中，上述内部电压产生电路包括基准电压产生电路，响应上述特定工作控制信号被选择性地激活，在激活时，由上述第1电源电压来生成规定的电压电平的基准电压；以及内部电源电路，比较上述基准电压和上述第2电源电压，根据该比较结果使电流流过供给上述第1电源电压的电源节点和传递上述第2电源电压的电源线之间。7.一种半导体装置，包括第1内部电源电路，由第1电源电压来生成第2电源电压；第1内部电路，接受上述第2电源电压作为工作电源电压，根据被提供的工作模式指示信号来生成工作控制信号；电平变换电路，接受上述第1电源电压作为工作电源电压，将来自上述第1内部电路的特定的工作控制信号变换为振幅为上述第1电源电压电平的信号；及内部电压产生电路，根据上述电平变换电路的输出信号被选择性地激活，在激活时，由上述第1电源电压来生成与上述第2电源电压不同的内部电压；上述第1内部电源电路与上述电平变换电路的输出信号独立地进行工作。8.如权利要求7所述的半导体装置，其中，上述第1内部电源电路至少在上述半导体装置的备用状态下工作，由上述第1电源电压来生成上述第2电源电压。9.如权利要求8所述的半导体装置，其中，上述第1内部电源电路包括恒流源，根据上述电平变换电路的输出信号被选择性地激活，在激活时，生成恒定的电流；电流/电压变换电路，将上述恒流源生成的恒流变换为电压来生成基准电压；开关电路，根据上述电平变换电路的输出信号...

【专利技术属性】
技术研发人员：山内忠昭，冈本武郎，松本淳子，田增成，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]