磁隧道结磁阻随机存取存储器并联-并联结构制造技术

技术编号:3086007 阅读:189 留言:0更新日期:2012-04-11 18:40
磁隧道结随机存取存储器并联-并联结构,其中存储单元阵列(18)按行和列(15)排列,每个存储单元包括一个磁隧道结(19)和一个串联连接的控制晶体管(20)。存储单元阵列由多个列构成,每列包括连接到一控制电路的一全局位线(21)。每列还包括多个并联连接到全局位线的局部位线(22),以及多个存储单元组(16、17),每组包括在局部位线和基准电位之间并联连接的多个存储单元。(*该技术在2021年保护过期,可自由使用*)

【技术实现步骤摘要】

本专利技术总体上涉及磁阻随机存取存储器(MRAM),更具体的涉及磁隧道结(MTJ)MRAM阵列以及用于连接阵列的具体结构。
技术介绍
用于磁阻随机存取存储器(MRAM)的结构由多个存储单元或存储单元阵列以及多个数字线和位线的交叉点构成。常用的磁阻存储单元由磁隧道结(magnetic tunnel junction)(MTJ)、隔离晶体管以及数字线和位线的交叉点构成。隔离晶体管一般是N沟道场效应晶体管(FET)。互联叠层将隔离晶体管连接到MTJ器件、位线以及用来产生为MRAM单元编程的部分磁场的数字线上。MTJ存储单元通常包括形成下部电触点的非磁导体、定磁层(pinned magnetic layer)、位于定磁层上的沟道阻挡层以及位于沟道阻挡层上的自由磁层(free magnetic layer),自由磁层上有上部触点。磁性材料的定磁层具有总是指向同一方向的磁矢量。自由层的磁矢量能自由地(但受限于层的物理尺寸)指向两个方向中的任一个。通过将MTJ单元连接到电路中来使用它,使电流从一层到另一层垂直流过单元。MTJ单元可以表示为电阻,并且电阻值取决于磁矢量的方向。正如本领域的技术人员所认识到的,当磁矢量不同向(指向相反的方向)时,MTJ单元具有较高的电阻,当磁矢量同向时,MTJ单元具有较低的电阻。当然希望低电阻(矢量同向)尽可能低,而高电阻(矢量不同向)大大高于低电阻,从而相关电子线路可以很容易地检测到变化。高和低电阻之间的差别通常称作磁性比(magnetic ratio)(MR),该差通常用百分比(%)表示,下文中表示为MR%。关于MTJ存储单元的制造和操作的其它信息可以在专利No.5,702,831中找到,标题为“Multi-Layer Magnetic Tunneling JunctionMemory Cell”,1998年3月31日授权,并在这里作为参考引入。位线通常与MTJ单元阵列的各列相联系,数字线与阵列的各行相联系。位线和数字线用于寻址阵列中的各单元,用来在阵列中读出和编程或存储信息。选定单元的编程通过使预定的电流流过在选定单元交叉的数字线和位线来完成。几个问题普遍存在于标准存储器结构中,包括高编程或读出电流、在编程期间单元之间的间隔不足、由于位线与数字线较长和/或电阻较高而难以检测电阻变化,以及速度较低(通常是读出存储的数据时)。因此,希望提供用于MRAM存储器的能够克服这些问题中的一些或全部的结构。附图简要说明通过随后结合附图的详细说明,对于本领域的技术人员更容易理解本专利技术的具体目的和优点。附图说明图1是去掉一部分并连接到公共结构的MTJ存储阵列的示意图;图2是去掉一部分并连接到根据本专利技术的并联-并联结构的MTJ存储阵列的示意图;图3是图2的MTJ存储阵列的部分剖面图,示出了在半导体衬底上集成有控制电子器件的金属化层和通路(via);以及图4、5和6是用于读出/编程并联-并联结构的三个不同电路的原理图。优选实施例的说明先看图1,示出了连接到公共并联结构的MTJ存储阵列10的原理图。在整个本说明书中,MTJ存储单元被描述为简单的电阻或可变电阻,以简化附图和说明。在图1中示出了来自阵列10的MTJ存储单元的一列,因为其它列与此类似,不需要分别说明。该列包括连接到列中的各MTJ单元12的一个端子的位线11。各MTJ单元具有连接到第二端子和公共节点例如地的控制晶体管14。因此,该列中的各MTJ单元12以及相关联的控制晶体管14并联连接到位线11和地之间。沿MTJ单元的行延伸的字线WL0、WL1、WL2等连接到各行晶体管14的栅极。为了读出存储数据的一位,激活列选择晶体管(未示出)来选择特定的列,激活选定的字线以使特定的晶体管14导通。由于只有与选定的MTJ单元12相关的特定晶体管14导通,所以只有选定的MTJ单元连接到选定的位线11。通常,在读出操作期间,激活第一位线11,然后从WL0到WLn依次对字线采样。当该结构用在随机存取存储器(RAM)中时,可以通过选择适当的位线和字线访问选定的位。该结构的问题明显在于访问存储的数据较慢,MTJ阵列过大。此外,随着阵列尺寸的增加,位线变长,更多的MTJ单元连接到位线上,由MTJ电容、晶体管结电容和线电容引起的电容增加。这些增加的电容显著降低了运行速度。现在看图2,示出了根据本专利技术的并联-并联结构的原理图。为了容易理解,只示出了具有MTJ存储单元18的两个并联组16和17的MTJ阵列的一列15。每个MTJ存储单元18包括与控制晶体管20串联连接的磁隧道结19。列15包括全局位线(global bit line)21,每组单元16和17的MTJ单元18并联连接在局部位线22和参考电位例如地之间。每个局部位线22通过组选择晶体管23并联连接的全局位线21上。阵列的列中的相应组选择晶体管23连接成行,存储单元18排列成行,存储单元18中的控制晶体管的控制电极通过控制线连接成行,控制线在下文中称作字线,表示为WL0到WL3。这里应当特别注意,只有选中的局部位线22将连接到全局位线21上,以及任何特定的情况。因此,与图1中所示的结构相比大大降低了位线电容。这种位线电容的显著降低大大增强了并联-并联结构的MTJ RAM的工作性能。在半导体衬底35上制造整个MTJ存储阵列及相关电子线路。另外参考图3,示出了在半导体衬底35上集成了控制电子器件和图2的组16的MTJ单元的金属化层和通路的剖面图。控制晶体管20和选择晶体管23用标准的半导体技术形成在衬底35中。形成字线WL0到WLn-1并用作控制晶体管20的栅极端子,并延续而进出该图,形成字线。组选择线SS0在相同的金属化步骤中形成,并作为选择晶体管23的栅极端子。在随后的金属化步骤中形成通路和互连线(图中示为列),以将各MTJ 19连接到局部位线22以及相关控制晶体管20的一个端子。在随后的金属化步骤中形成编程字线36,使之靠近MTJ 19。在完成MTJ 19的金属化步骤中形成局部位线22。在最后的金属化步骤中,形成列线或全局位线21,它们总体上平行于局部位线22并垂直于编程字线36,每个MTJ单元行(或列)一条。这里应当理解,每条位线21可以看作是一条全局位线,因为单元组的每个单元18并联连接到一条局部位线22上从而连接到一条位线21上,该位线从而将一列中的所有MTJ单元组连接起来。至于关于图3所示结构的构造和操作的其它信息,可查阅与本申请同日申请的属于相同的受让人的标题为“High Density MRAM CellArray”的待审申请,并在这里引入作为参考。在图3所示的特定实施例中,编程字线36位于MTJ 19下面,以便全局位线21可以更接近于MTJ 19,从而减小所需的编程电流以及与相邻行(或列)的磁相互作用。现在看图4,示出了MTJ RAM 30的原理图,包括用于读出/编程根据本专利技术的以并联-并联结构连接的MTJ存储阵列31的电路。阵列31包括多个MTJ单元18,每个MTJ单元18包括磁隧道结19以及串联连接的排列成行和列的相关控制晶体管20。在本例子中示出了四列,每列包括全局位线GBL0到GBL3和通过选择晶体管23连接到相关的全局位线21的多个局部位线22。单元18组n并联连接到各局部位线本文档来自技高网...

【技术保护点】
磁隧道结随机存取存储器结构,包括:按行和列排列的存储单元阵列,每个存储单元包括一个磁隧道结和一个串联连接的控制晶体管;该存储单元阵列包括多个列,每列包括连接到一个控制电路的一条全局位线,每列还包括多个并联连接到全局位线的局部位线,以 及多个存储单元组,每组包括在局部位线和基准电位之间并联连接的多个存储单元。

【技术特征摘要】
US 2000-8-28 09/649,5621.磁隧道结随机存取存储器结构,包括按行和列排列的存储单元阵列,每个存储单元包括一个磁隧道结和一个串联连接的控制晶体管;该存储单元阵列包括多个列,每列包括连接到一个控制电路的一条全局位线,每列还包括多个并联连接到全局位线的局部位线,以及多个存储单元组,每组包括在局部位线和基准电位之间并联连接的多个存储单元。2.如权利要求1所述的磁隧道结随机存取存储器结构,其中各局部位线包括一个具有一个控制端子的控制晶体管,该结构还包括一条连接到一行控制晶体管中的各控制晶体管的控制端的控制线。3.如权利要求2所述的磁隧道结随机存取存储器结构,还包括邻近行中各磁隧道结延伸的金属编程线以及多个以一定的间隔连接金属编程线和控制线的通路。4.如权利要求3所述的磁隧道结随机存取存储器结构,其中每个存储单元形成在一个多层层叠结构中,在磁隧道结下面的一层中形成所述编程线。5.如权利要求3所述的磁隧道结随机存取存储器结构,其中控制晶体管形成在半导体衬底中,控制线与控制晶体管的控制端子整体形成。6.如权利要求5所述的磁隧道结随机存取存储器结构,其中控制线由掺杂的多晶硅半导体材料制成。7.磁隧道结随机存取存储器结构,包括按行和列排列的存储单元阵列,每个存储单元包括一个磁隧道结和一个串联连接的控制晶体管;该存储单元阵列包括多个列,每列包括连接到一个控制电路的一条全局位线,每列还...

【专利技术属性】
技术研发人员:彼得K纳杰
申请(专利权)人:自由度半导体公司
类型:发明
国别省市:US[美国]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1