磁隧道结随机访问存储器系统技术方案

一种磁隧道结随机访问存储器体系结构，其中存储器单元阵列（１８）按行和列（１５）排列，各个存储器单元包含并联的磁隧道结（２０、２２、２４、２６）和控制晶体管（２１、２３、２５、２７）。控制线（ＷＬ）被连接到控制晶体管行中各个控制晶体管的栅极，延伸以邻近各个磁隧道结的金属编程线路（３６－３９）通过通孔按照分离开的间隔被连接到控制线。此外，各个列中的存储器单元组（１６、１７）串联以形成局部位线，局部位线并联到全局位线（１９）。通过使用中央定位的列提供基准信号，读取串并行结构，并且将来自基准列的各侧上的列的数据与基准信号相比较，或者差动比较接近的２个列。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及磁阻随机访问存储器(MRAM)，尤其涉及磁隧道结(MTJ)MRAM阵列和连接阵列的具体体系结构。
技术介绍
磁阻随机访问存储器(MRAM)的体系结构由多个存储器单元或存储器单元阵列，和多个数元(digit)与位(bit)线交点组成。通常使用的磁阻存储器单元由磁隧道结(MTJ)，隔离晶体管和数元与位线的交点组成。隔离晶体管通常是n沟道场效应晶体管(FET)。互连堆叠将隔离晶体管连接到MTJ器件，位线(bit line)和被用来产生用于对MRAM单元进行编程的磁场部分的数元线(digit line)。MTJ存储器单元通常包含形成弱电接触的非磁性导体，栓固磁层，位于栓固层上的隧道屏蔽层和位于隧道屏蔽层上的自由磁层，其中隧道屏蔽层与自由磁层有上部接触。磁材料栓固层具有始终指向相同方向的磁向量。自由层的磁向量自由指向2个方向中的任意一个，但是受到层的物理尺寸的限制。以将其连接到电路中的方式使用MTJ单元，使得电流从各层中的一个通过单元垂直流动到其它层。MTJ单元可以被电等效地表示成电阻器，并且电阻的大小取决于磁向量的取向。本领域的技术人员可以理解，当磁向量未对齐(指向相反方向)时，MTJ单元具有相对较高的电阻，当磁向量对齐时，MTJ单元具有相对较低的电阻。当然期望具有尽可能低的低电阻(向量对齐)和远高于低电阻的高电阻(向量未对齐)，使得可以在相关电子电路中方便地检测到变化。高和低电阻之间的差通常被称作磁比(MR)，该磁比(MR)具有通常被表示成百分比(％)的差，此后表示成MR％。在1998年3月31日发布，标题为″Multi-Layer MagneticTunneling Junction Memory Cells″的专利5,702,831中可以发现关于MTJ存储器单元的制造和操作的更多信息，这里参考引用了该专利。位线通常与MTJ单元阵列的各个列相关，而数元线与阵列的各个行相关。位线和数元线被用来单独寻址阵列中的单元，以便在阵列中对信息进行读取和编程，或者进行存储。通过传递预定电流穿过在选定单元相交的数元与位线，实现选定单元的编程。标准存储器体系结构存在若干问题，包括高编程或读取电流，编程期间单元之间的间隔不足，因长和/或高电阻位和数元线而难以探测电阻变化，以及速度不佳(通常在读取存储的数据时)。
技术实现思路
于是，期望提供克服某些或所有这样的问题的MRAM存储器体系结构。附图说明通过下面参照附图的详细描述，本领域的技术人员可以容易地明白本专利技术的具体目的和优点，其中图1是公共并行体系结构中连接的MTJ存储器阵列的示意图，其中省略了部分MTJ存储器阵列；图2是图解行和列连接的现有技术MTJ存储器阵列的示意图，其中省略了部分MTJ存储器阵列；图3是本专利技术串并行体系结构中连接的MTJ存储器阵列的示意图，其中省略了部分MTJ存储器阵列；图4是一部分MTJ阵列的剖视图，其中图解了在半导体基底上集成控制电子器件的金属化层和通孔；图5是本专利技术串并行体系结构中连接的图4的MTJ存储器阵列的等距视图，其中省略了部分MTJ存储器阵列；图6是MTJ RAM的示意图，包含用于读取/编程串并行体系结构的电路；图7图解了引入图6体系结构的MTJ存储器阵列的例子；图8是MTJ RAM的示意图，包含用于读取/编程串并行体系结构的其它电路；而图9是根据本专利技术的另一个MTJ存储器阵列体系结构的示意图。具体实施例方式参照图1，其中图解了公共并行体系结构中连接的MTJ存储器阵列10的示意图。在说明书中，为了简化附图和说明，将MTJ存储器单元描述成简单电阻器或可变电阻器。图1中图解了阵列10中的单列MTJ存储器单元，因为其它各列与此类似并且不需要单独描述。单列包含位线11，位线11被连接到该列中各个MTJ单元12的一个端子。各个MTJ单元具有控制晶体管14，控制晶体管14被连接到第二端子和公共接点，例如接地端。于是，列中的各个MTJ单元12及其相关的控制晶体管14在位线11和接地端之间并联。沿着MTJ单元的行延伸的字线WL0、WL1、WL2等等连接到行中的各个晶体管14的栅极。为了读取存储数据的位，激活列选晶体管(未示出)以选择具体的列，并且激活选定字线以导通具体晶体管14。由于只激活与选定MTJ单元12相关的具体晶体管14，只有选定MTJ单元连接到选定位线11。通常在读取操作期间，会激活第一位线11并且接着从WL0至WLn对字线进行顺序采样。当在随机访问存储器(RAM)中使用这个体系结构时，通过选择适当的位线和字线可以寻址选定位。这个体系结构的问题是，访问存储数据的速度相对较慢，并且MTJ阵列没有必要地变大。在美国专利5,894,447公开的体系结构中，如图2所示，列中的各个MTJ单元与其相关的控制晶体管并联。在这个体系结构中，在列位线和接地端之间，列中的各个MTJ单元与其相关的控制晶体管并联，并且MTJ单元组与附加的组选晶体管串联。组选晶体管的栅极按行连接到组选线路。为了读取存储数据的位，激活列选晶体管(未示出)以选择具体的位线。除了与选定MTJ单元相关的字线之外，激活选定组线路，并且激活该组中的所有字线。于是，该组中除了与选定MTJ单元相关的晶体管之外的所有晶体管均被导通，以充当该组中所有MTJ单元上的短路，除了选定MTJ单元之外。由于除了选定MTJ单元之外的所有MTJ单元在其上均具有短路(导通晶体管)，所以只会采样未短路选定MTJ单元的电阻。编程字线与行中的各个MTJ单元相关。在图2的体系结构的编程操作中，通常如上面的读取操作中所描述的，选定MTJ单元，并且通过相关的编程字线将编程电流提供给选定MTJ单元。相关位线和字线中的电流的组合在选定MTJ单元产生磁场，该磁场使自由磁层中的磁向量指向正确方向。这类体系结构的一个主要问题是，字线和某些情况下的位线在集成电路中被形成为多晶硅。多晶硅组成的线路具有相对较高的电阻，并且大增加了读取和编程操作期间所需的功率。并且，由于高电阻以及MTJ单元和长线路导致相对较高电容的事实，各个单元的RC时间常数相对较高，从而大大降低了操作速度。现在参照图3，其中图解了本专利技术的串并行体系结构的示意图。为了便于理解只图解了MTJ阵列的单列15，单列15具有MTJ存储器单元18的2个串联组16和17。各个MTJ存储器单元18包含与控制晶体管并联的磁隧道结。列15包含全局位线19，并且各个单元组16和17的MTJ单元18在全局位线19和诸如地电压的基准电压之间串联。通过组选晶体管28将各个单元组16和17并联到全局位线19。阵列的列中的对应组选晶体管28按行连接，并且存储器单元18按行排列，其中存储器单元18中的控制晶体管的控制电极被控制线按行连接，控制线此后被称作字线。这里应当特别注意，始终只有选定的单元组16或17连接到全局位线19。于是，与参照图1图解的体系结构相比，大大降低了位线电容。这种位线电容的急剧降低大大改进了具有串并行体系结构的MTJRAM的操作。由于各个单元组以类似方式工作和构成，这里只详细描述组16。组16具有第一MTJ单元20，第一MTJ单元20的一端被连接到接地端，并且控制晶体管21与第一MTJ单元20并联。第二MTJ单元22的一端被连接到MTJ单元20的相对端，并且控制晶体管本文档来自技高网...

【技术保护点】
一种磁隧道结随机访问存储器体系结构，包括：按行和列排列的存储器单元阵列，各个存储器单元包含并联的磁隧道结和控制晶体管，各个控制晶体管包含控制端子；控制线，被连接到控制晶体管行中各个控制晶体管的控制端子；金属编程线路， 延伸以邻近行中的各个磁隧道结；和多个通孔，按照分离开的间隔将金属编程线路连接到控制线。

【技术特征摘要】
US 2000-8-28 09/649,1171.一种磁隧道结随机访问存储器体系结构，包括按行和列排列的存储器单元阵列，各个存储器单元包含并联的磁隧道结和控制晶体管，各个控制晶体管包含控制端子；控制线，被连接到控制晶体管行中各个控制晶体管的控制端子；金属编程线路，延伸以邻近行中的各个磁隧道结；和多个通孔，按照分离开的间隔将金属编程线路连接到控制线。2.如权利要求1所述的磁隧道结随机访问存储器体系结构，其中在半导体基底中形成控制晶体管，并且与控制晶体管的控制端子整体形成控制线。3.如权利要求2所述的磁隧道结随机访问存储器体系结构，其中控制线由掺杂多晶半导体材料组成。4.如权利要求1所述的磁隧道结随机访问存储器体系结构，其中存储器单元阵列包含多个列，各个列包含被连接到控制电路的全局位线，各个列包含多个存储器单元组，各个组包含串联在全局位线和基准电压之间的多个存储器单元以形成局部位线，其中各个局部位线包含控制晶体管。5.如权利要求4所述的磁隧道结随机访问存储器体系结构，其中局部位线中的控制晶体管按行排列，并且各个控制晶体管包含控制端子，各个行的控制晶体管具有选择线，选择线连接到行中的各个控制晶体管的控制端子和控制电路。6.如权利要求5所述的磁隧道结随机访问存储器体系结构，还包含具有比较器和开关电路的输出电路，其中比较器具有一对输入端子，开关电路将2个不同列分别连接到输入端子对，以便差动比较来自2个不同列的输出信号。7.如权利要求5所述的磁隧道结随机访问存储器体系结构，其中存储器单元的包含全局位线和局部位线的基准列被连接以提供基准信号输出，输出电路包含第一和第二比较器电路，第一和第二比较器电路均具有被连接以接收基准信号输出的第一输入端子，和被连接以接收来自基准列各个相对端上的至少一个全局位线的数据输出信号的第二输入端子。8.如权利要求7所述的磁隧道结随机访问存储器体系结构，其中存储器单元阵列包含多个分离开的存储器单元基准列，各个存储器单元基准列提供基准信号输出，输出电路被连接以便比较各个基准列的第一侧上的多个全局线路的数据输出信号与基准信号，和各个基准列的各个基准列的第二侧上的多个全局线路，并且比较各个基准列的第二侧上的多个全局线路的数据输出信号与基准信号。9.一种磁隧道结随机访问存储器体系结构，包括按行和列排列的存储器单元阵列，各个存储器单元包含并联的磁隧道结和控制晶体管，各个控制晶体管包含控制端子；存储器单元阵列，包含多个列，各个列包含被连接到控制电路的全局位线，各个列还包含多个存储器单元组，各个组包含串联在全局位线和基准电压之间的多个存储器单元以形成局部位...

【专利技术属性】
技术研发人员：彼得K纳吉，马克德和雷拉，马克杜尔拉姆，
申请(专利权)人：艾沃思宾技术公司，
类型：发明
国别省市：US[美国]