一种验证晶体频偏性能的夹具制造技术

本实用新型专利技术公开了一种验证晶体频偏性能的夹具，包括PCB板，所述PCB板上设有晶体座子、第一端子、第二端子、可变电容CX1和可变电容CX2，所述晶体座子有四个引脚，所述第一端子与晶体座子的引脚a相连，所述第二端子与晶体座子的引脚c相连，所述可变电容CX1一端与晶体座子的引脚a连接，另一端与晶体座子的引脚b连接，所述可变电容CX1与引脚b连接的一端还接地,所述可变电容CX2一端与晶体座子的引脚c连接，另一端与晶体座子的引脚d连接,所述可变电容CX2与引脚d连接的一端还接地。实现起来容易，通过调节可调电容CX1和可调电容CX2的大小，去观察外部时钟验证电路是否正常工作，在通过示波器量测时钟信号频率，即可得到晶体频偏性能的参数。偏性能的参数。偏性能的参数。

【技术实现步骤摘要】
一种验证晶体频偏性能的夹具


[0001]本技术涉及一种验证晶体频偏性能的夹具,用于晶体频偏性能的验证,主要用于研发阶段晶体频偏性能的验证。

技术介绍

[0002]为了验证晶体能否正常工作，就需要进行频偏性能的验证，由于晶体受温度、海拔等外部环境影响很大，在不同的地点去验证晶体频偏性能成本就会很高。所以不可能在不同的地点去验证晶体频偏性能，因为这样成本就会很高，顾转换思维，使用一种夹具来进行验证。

技术实现思路

[0003]本技术的目的在于针对上述现有技术的不足，提供一种验证晶体频偏性能的夹具，通过调节可调电容CX1和可调电容CX2的大小，去观察外部时钟验证电路是否正常工作，在通过示波器量测时钟信号频率，即可得到晶体频偏性能的参数。该方案成本低、操作方便。
[0004]为解决上述问题，本技术所采取的技术方案是：
[0005]一种验证晶体频偏性能的夹具，包括PCB板，所述PCB板上设有晶体座子、第一端子、第二端子、可变电容CX1和可变电容CX2，所述晶体座子有四个引脚，所述第一端子与晶体座子的引脚a相连，所述第二端子与晶体座子的引脚c相连，所述可变电容CX1一端与晶体座子的引脚a连接，另一端与晶体座子的引脚b连接，所述可变电容CX1与引脚b连接的一端还接地,所述可变电容CX2一端与晶体座子的引脚c连接，另一端与晶体座子的引脚d连接,所述可变电容CX2与引脚d连接的一端还接地。
[0006]更进一步的技术方案是，所述晶体座子为4脚SMT贴片。
[0007]更进一步的技术方案是，所述第一端子和第二端子为SMA母头座子。
[0008]采用上述技术方案所产生的有益效果在于：实现起来容易，通过调节可调电容CX1和可调电容CX2的大小，去观察外部时钟验证电路是否正常工作，在通过示波器量测时钟信号频率，即可得到晶体频偏性能的参数。夹具制作简单，不需要单独购买高价仪器，成本低廉，极具性价比。
附图说明
[0009]图1是本技术的结构示意图。
[0010]图中：1、PCB板；2、晶体座子；3、第一端子；4、第二端子。
具体实施方式
[0011]下面结合附图和实施例对本技术的实施方式作进一步详细描述。以下实施例用于说明本技术，但不能用来限制本技术的范围。
[0012]在本技术的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0013]如图1所示，一种验证晶体频偏性能的夹具，用于晶体频偏性能的验证，包括PCB板1，所述PCB板1上设有晶体座子2、第一端子3、第二端子4、可变电容CX1和可变电容CX2，所述晶体座子2有四个引脚，所述第一端子3与晶体座子2的引脚a相连，所述第二端子4与晶体座子2的引脚c相连，所述可变电容CX1一端与晶体座子2的引脚a连接，另一端与晶体座子2的引脚b连接，所述可变电容CX1与引脚b连接的一端还接地,所述可变电容CX2一端与晶体座子2的引脚c连接，另一端与晶体座子2的引脚d连接,所述可变电容CX2与引脚d连接的一端还接地。
[0014]其中，所述晶体座子2为4脚SMT贴片。所述第一端子3和第二端子4为SMA母头座子。
[0015]当使用该夹具进行验证时，先用SMA电缆将时钟验证电路和夹具的第一端子3和第二端子4连接好，再将所需要验证的25MHz晶体焊接在晶体座子上，晶体标称频率为25MHz。首先调节可变电容CX1和可变电容CX2电容为18pf，使用示波器测试晶体座子2引脚a处时钟信号的频率，记录此时频率为25.001MHz，并查看外部时钟验证电路能正常工作，说明晶体频偏为0.001MHz的情况下能正常工作，没有影响。再调节可变电容CX1和可变电容CX2电容为28pf，再通过示波器测试晶体座子2管脚a处时钟信号的频率，记录此时频率为25.005MHz，并查看外部时钟验证电路依然能正常工作，说明晶体频偏为0.005MHz的情况下还能正常工作，没有影响。最后调节可变电容CX1和可变电容CX2电容为38pf，再通过使用示波器测试晶体座子2管脚a处时钟信号的频率，记录此时频率为25.01MHz，并查看外部时钟验证电路已经不能正常工作，说明晶体频偏为0.01MHz的情况下不能正常工作，记录下此参数。
[0016]原理如下：1、本技术的夹具用于将晶体生成的时钟信号输出至外部时钟验证电路，由a管脚和b管脚形成反馈回路，通过外部时钟验证电路是否能正常工作即可验证晶体频偏性能的强弱。2.晶体座子2为4脚SMT贴片，将需要验证的25MHz晶体直接焊接在晶体座子上，a脚为晶体的CLOCK OUT管脚。b脚和d脚为晶体接地管脚。c脚为CLOCK IN管脚，可变电容CX1和可变电容CX2为可调电容用于调整晶体的频偏，也就是晶体频偏性能的调节，通过使用示波器测试晶体座子引脚a处时钟信号的频率，获取时钟频率的数值，再通过外部时钟验证电路的工作与否便可以获取晶体频偏性能的参数。
[0017]最后应说明的是：以上实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术实施例技术方案的精神和范围。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种验证晶体频偏性能的夹具，其特征在于：包括PCB板(1)，所述PCB板(1)上设有晶体座子(2)、第一端子(3)、第二端子(4)、可变电容CX1和可变电容CX2，所述晶体座子(2)有四个引脚，所述第一端子(3)与晶体座子(2)的引脚a相连，所述第二端子(4)与晶体座子(2)的引脚c相连，所述可变电容CX1一端与晶体座子(2)的引脚a连接，另一端与晶体座子(2)的引脚b连接，所述可变电容...

【专利技术属性】
技术研发人员：陈晨，
申请(专利权)人：太仓市同维电子有限公司，
类型：新型
国别省市：