半导体存储器件制造技术

本发明专利技术的课题是以高速进行数据的写入而不损害数据保持稳定性。设置以存储单元阵列（１）的列为单位至少在数据写入时控制衬底电位的衬底电位设定电路（１０）。数据写入时，通过变更选择列的存储单元晶体管的衬底区的电位，以降低数据保持特性（静态噪声容限），能够以高速可靠地对存储单元写入数据。

【技术实现步骤摘要】

本专利技术涉及半导体存储器件，特别是涉及静态工作的静态型存储器(SRAM(静态随机存取存储器))的存储单元阵列部的结构。更具体地说，本专利技术涉及能够以低消耗电流稳定地进行数据的写入及读出的SRAM的结构。
技术介绍
作为加快MOS晶体管工作速度的方法，有减小其阈值电压的绝对值的方法。当阈值电压的绝对值减小时，能够增大漏电流，能够以高速进行对内部节点的充放电。但是，在阈值电压的绝对值减小的情况下，存在关断状态时的源-漏之间的漏泄电流(亚阈值电流)增大，消耗电流增大的问题。作为解决这种漏泄电流的方法，提出了种种方案。在半导体存储器件中，在专利文献1(特开平9-73784号公报)中，在静态型存储单元电路中，在待机时与进行数据存取的工作时，使存储单元晶体管的源-衬底(背栅)间电压不同。即，在待机时，将存储单元晶体管的源-衬底间电压设定为深反向偏置状态，使MOS晶体管的阈值电压的绝对值增大，以降低漏泄电流。另一方面，在工作时，使源及衬底为同电位，与待机时比较，减小阈值电压的绝对值，以求高速化。在该专利文献1的结构中，谋求兼顾加快存储器的工作速度而且降低非工作时(待机时)的消耗电流。另外，在非专利文献1(IEEE 1998VLSI サ-キツツ讨论会，川口等“Dynamic Leakage Cut-off Scheme for Low-Voltage SRAM′s(用于低电压SRAM的动态漏电截断方式)”中，表示出采用个别控制多个存储单元的衬底电位的方法，谋求高速工作及低消耗电流的结构。在该非专利文献1的结构中，在具有排列成行列状的存储单元的存储器阵列中，在行方向上配置衬底用电源线，以存储单元行为单位控制衬底电位。即、使由行译码器选择的存储单元行的衬底电位与存储单元晶体管的源电位为等电位，以求高速化。将非选择行的存储单元晶体管的衬底电位设定为源-背栅成为反向偏置状态的电位，以求降低在非选择存储单元中的漏泄电流。另外，作为使数据写入高速化的方法，在专利文献2(特开平11-213673号公报)中表示出变更存储单元晶体管的衬底电位的结构。在该专利文献2中，控制构成存储单元的触发器的倒相器电路的晶体管的衬底电位。即，在写入工作开始时，变更存储单元晶体管的衬底电位，以减小负载P沟道MOS晶体管与驱动N沟道MOS晶体管的电流驱动能力。在该专利文献2的结构中，在每个存储单元行设置衬底电位设定电路，以行为单位调整存储单元晶体管的衬底电位。另外，在SRAM单元阵列中，减少阵列面积的布局在专利文献3(特开平10-178110)、专利文献4(特开2003-60089号公报)及专利文献5(特开2001-339071号公报)中被表示出来。在上述专利文献1及非专利文献1的结构中，根据对存储单元进行数据存取的工作时与待机时(非选择时)，通过控制衬底电位，以求高速化及低功耗。但是，在这些先行技术的结构中，在工作时，使存储单元的P及N沟道MOS晶体管两者的阈值电压的绝对值减小，使这些晶体管的电流驱动能力增大。因此，在数据读出时，能够以高速使位线电流放电，能够使读出工作高速化。但是，在数据写入时，就不能期望得到那种程度的高速化。在数据写入时，根据写入数据，由阵列外部的写驱动器强烈地将位线对的一方的位线驱动到H电平，将另一方驱动到L电平，将存储单元的数据存储节点设定在与写入数据对应的电压电平。在写入与保持数据相反的数据时，使存储节点的H电平侧的节点反转成L电平，以此进行数据的写入。这时，在PMOS负载晶体管的电流驱动能力大的情况下，不能使保持数据反转。因此，在数据写入对象的存储单元中，从高速、稳定地写入数据方面看，PMOS负载晶体管的电流驱动能力比起NMOS存取晶体管的电流驱动能力最好尽量地小。在这些先行的技术中，没有考虑以高速进行数据写入的结构。这是因为仅仅考虑了在工作时减小存储单元晶体管的阈值电压的绝对值，以使存储单元晶体管高速工作的缘故。在专利文献2中，在每个存储单元行配置衬底电位设定电路，以行为单位控制存储单元晶体管的衬底电位。但是，在该结构的情况下，存在非选择列的存储单元的保持数据被破坏的可能性。在SRAM单元中，数据的保持稳定性由使倒相器的输入输出传输特性曲线反转并重合的特性曲线定量地给出。用2条特性曲线包围的区域的面积越大，越能稳定地保持数据。称该区域的大小为静态噪声容限SNM。该静态噪声容限依赖于倒相器的输入逻辑阈值，因此，依赖于构成SRAM单元的MOS晶体管的电流驱动能力及阈值电压。例如，在全CMOS结构的SRAM单元中，当减小存取用N沟道MOS晶体管与存储数据驱动用的N沟道MOS晶体管的电流驱动能力之比时，在位线连接时L电平的存储节点的电位容易上升，静态噪声容限减小，降低数据保持稳定性。即，存储单元的保持数据被破坏成为误工作的原因。该电流驱动能力之比一般称为β比，通常，为了确保静态噪声容限，将β比设定在1.5以上左右。即，需要将驱动晶体管的电流驱动能力设定得比存取晶体管的电流驱动能力高。在SRAM中，为了保证数据的保持稳定性，确保静态噪声容限是重要的。如专利文献2的结构那样，在数据写入工作之初，当控制衬底电位，使驱动晶体管的电流驱动能力减小时，静态噪声容限降低，不适合于数据的写入。但是，即使在选择行的非选择列的存储单元中，存储节点连接在对应的位线上，在以存储单元行为单位减小驱动晶体管的电流驱动能力的衬底控制中，该选择行的非选择列的存储单元的静态噪声容限也降低，该非选择列的存储单元数据被破坏，存在产生误工作的可能。另外，在任何先行技术中，尽管考虑了降低待机时的消耗电流，但是，并没有考虑工作时的因位线的充放电引起的有功电流的降低。另外，在专利文献3至5中，仅仅考虑了存储单元阵列的布局，没有考虑消耗电流的降低等电路特性。
技术实现思路
因此，本专利技术的目的是提供能够以低消耗电流实现高速而且稳定的数据读出及写入的半导体存储器件。本专利技术的另一目的是提供不损害高速工作性而能够降低工作时的消耗电流的半导体存储器件。本专利技术的半导体存储器件配备被排列成行列状，各自包括用第1及第2导电类型的绝缘栅型场效应晶体管构成的闩锁电路的多个存储单元；以及响应于地址信号和工作模式指示信号，在数据写入时和数据读出时，变更选择存储单元的至少第1导电类型的绝缘栅型场效应晶体管的背栅电位的衬底电位变更电路。通过在数据写入时和数据读出时变更存储单元晶体管的背栅电位，能够根据工作模式变更存储单元晶体管的阈值电压。因此，通过根据工作模式变更存储单元的晶体管的阈值电压，能够根据工作容限使存储单元的静态噪声容限最佳化，能够稳定而且高速地进行数据的写入及读出。通过结合附图的本专利技术的后述详细说明，本专利技术的上述和其它的目的、特征、方面和优点会变得更加明白。附图说明图1是概略地表示本专利技术的半导体存储器件的整体结构图。图2是更具体地表示图1所示的存储单元的结构图。图3是表示图1所示的衬底电位设定电路内的衬底控制电路的结构图。图4是表示图1所示的半导体存储器件的工作的时序图。图5是表示本专利技术的实施例2的衬底控制电路的结构图。图6是表示本专利技术的实施例2的半导体存储器件的工作的时序图。图7是表示本专利技术的实施例3的衬底控制电路的结构图。图8是表示图7所示的衬底控制电路的工作的信号波形图。图9是本文档来自技高网...

【技术保护点】
一种半导体存储器件，其特征在于：　　　　配备：　　　　被排列成行列状，各自包括用分别具有背栅的第１及第２导电类型的绝缘栅型场效应晶体管构成的闩锁电路的多个存储单元；以及　　　　响应于地址信号和工作模式指示信号，在数据写入时和数据读出时，变更选择存储单元的至少第１导电类型的绝缘栅型场效应晶体管的背栅电位的衬底电位变更电路。

【技术特征摘要】
JP 2003-3-31 95050/031.一种半导体存储器件，其特征在于配备被排列成行列状，各自包括用分别具有背栅的第1及第2导电类型的绝缘栅型场效应晶体管构成的闩锁电路的多个存储单元；以及响应于地址信号和工作模式指示信号，在数据写入时和数据读出时，变更选择存储单元的至少第1导电类型的绝缘栅型场效应晶体管的背栅电位的衬底电位变更电路。2.如权利要求1所述的半导体存储器件，其特征在于上述第1导电类型的绝缘栅型场效应晶体管是P沟道绝缘栅型场效应晶体管，在上述数据写入时，上述衬底电位变更电路将上述选择存储单元的P沟道绝缘栅型场效应晶体管的背栅电位设定为比数据读出时高的电压电平。3.如权利要求2所述的半导体存储器件，其特征在于在上述数据写入时，上述衬底电位变更电路将上述P沟道绝缘栅型场效应晶体管的背栅电位设定为外部接口用的电源电压电平。4.如权利要求2所述的半导体存储器件，其特征在于上述各存储单元接受电源电压作为用于高电平数据存储的电源电压，上述衬底电位变更电路在上述数据写入时将上述P沟道绝缘栅型场效应晶体管的背栅电位设定为上述电源电压电平，而且在上述数据读出时设定为比上述电源电压低的电压电平。5.如权利要求1所述的半导体存储器件，其特征在于上述衬底电位变更电路配备分别与存储单元列对应地配置，各自被共同地耦合在对应列的存储单元的第1导电类型的绝缘栅型场效应晶体管的背栅上的多条衬底电压传输线；以及与各列对应地配置，各自响应于上述工作模式指示信号和基于上述地址信号而生成的列选择信号，设定对应的衬底电压传输线的电压的衬底电位设定电路。6.如权利要求5所述的半导体存储器件，其特征在于上述第1导电类型的绝缘栅型场效应晶体管是P沟道绝缘栅型场效应晶体管，在上述工作模式指示信号表示数据写入时，上述衬底电位变更电路使选择列的P沟道绝缘栅型场效应晶体管的背栅电位比非选择列的存储单元增高。7.如权利要求1所述的半导体存储器件，其特征在于上述第1导电类型的绝缘栅型场效应晶体管是N沟道绝缘栅型场效应晶体管，在上述工作模式指示信号表示数据写入时，上述衬底电位变更电路使N沟道绝缘栅型场效应晶体管的背栅电位比数据读出时降低。8.如权利要求7所述的半导体存储器件，其特征在于在上述数据写入时，上述衬底电位变更电路将上述N型绝缘栅型场效应晶体管的背栅电位设定为接地电压电平。9.如权利要求7所述的半导体...

【专利技术属性】
技术研发人员：塚本康正，新居浩二，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]