级可变存储器制造技术

存在一种数据存储的精度和被存储在存储器单元中的位数之间的折衷。当精度不是很重要时，增加每个单元的位数。当精度比较重要时，减少每个单元的位数。在一些实施例中，存储器可以基于逐个单元地在存储模式之间变化。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
背景本专利技术一般涉及存储器装置，并且尤其涉及具有多级单元结构的存储器装置。一个多级单元存储器是由多级单元构成的，每个单元都能够存储多个电荷状态或级。各个电荷状态都与存储器元件位组合有关。一个快闪EEPROM存储器单元，还有其它类型的存储器单元，都可以配置为存储多个阈值级(Vt)。在每个单元都能够存储两位的存储器单元中，例如，要使用4个阈值级(Vt)。因此，要为各个阈值级指定两位。在一个实施例中，该多级单元可以存储4个电荷状态。级3保存比级2高的电荷。级2保存比级1高的电荷，以及级1保存比级0高的电荷。参考电压可以将不同的电荷状态分开。例如，第一电压参考可以将级3和级2分开，第二电压参考可以将级2和级1分开，以及第三参考电压可以将级1和级0分开。多级单元存储器能够根据电荷状态的数量存储多于一位的数据。例如，可以存储4个电荷状态的多级单元存储器能够存储2位的数据，可以存储8个电荷状态的多级单元存储器能够存储3位的数据，以及可以存储16个电荷状态的多级单元存储器能够存储4位的数据。对于各个N-位多级单元存储器，不同的存储器元件位组合都可能与各个不同的电荷状态相关。然而，可存储在多级单元中的电荷状态的数量并不限于2的幂次。例如，具有3个电荷状态的多级单元存储器存储1.5位的数据。当多级单元被组合了附加的解码逻辑并且被耦合到一个类似的第二多级单元时，提供3位的数据作为该双单元组合的输出。也可以是其它不同的多级单元组合。每个单元的位数越高，读取误差的可能性就越大。因此， 4位多级单元比一位单元更可能发生读取误差。对于读取误差的潜在性是为用于存储相邻状态的小的差分电压所固有的。如果被存储的数据有潜在损耗，存储在相对高密度的多级单元中的敏感数据就可能遭受增加了的误差率。在许多应用中，非易失性存储器存储容许少量的比特误差的大量数据。这些应用还可以具有不容许比特误差的少量数据。这种应用的例子可以包括，作为一些例子，控制结构、标题信息。这些典型的应用，其中相对少量的整体存储器要求较高的精度，可以包括，作为一些例子，数字音频播放器、数码相机、数字视频录像机。因此，需要有一种在密集的多级单元中存储大量数据同时确保将敏感数据以有效减少读取误差的可能性的方式进行了存储的方法。附图的简要说明附图说明图1是本专利技术的一个实施例的方块图；图2是按照本专利技术的一个实施例的单元的图；图3是按照本专利技术的另一个实施例的另一个单元的图；图4是按照本专利技术的一个实施例的再一个单元的图；以及图5是按照本专利技术的一个实施例的用于软件的流程图。详细说明参见图1，处理器100可以通过总线102耦合到多级单元存储器104上。该存储器104包括接口控制器105、写状态机106以及多级单元存储器阵列150。在本专利技术的一个实施例中，该处理器100通过总线102被耦合到接口控制器105和存储器阵列150两者之上。接口控制器105提供对多级单元存储器阵列150的控制。写状态机106与接口控制器105以及存储器阵列150进行通信。接口控制器105将要写进该阵列150中的数据传送给状态机106。状态机106执行一系列的事件，从而将数据写到该阵列150中。在一个实施例中，接口控制器105、写状态机106以及多级单元存储器阵列150被置于一个单独集成的电路片模上。尽管结合每个单元存储一位、两位或4位的存储器阵列150描述实施例，但在不背离本专利技术的精神和范围的情况下，任何数量的位都可以被存储在单独的单元中，例如，通过增加阈值级的数量。尽管结合闪存单元的存储器阵列150描述本专利技术的实施例，但在不背离本专利技术的精神和范围的情况下，也可以以其它单元替代，诸如，作为一些例子，只读存储器(ROM)、可擦除可编程只读存储器(EPROM)、传统的电可擦除可编程只读存储器(EEPROM)或动态随机存取存储器(DRAM)。参见图2，一个单元可以只在该单元的第一和最后的状态上包括一位数据。在图2、3和4示出的实施例中，实际存储的数据用X表示，而空状态用虚线表示。一个类似大小的单元，如图3中所示，每个单元都可以在该单元内的每第五级上存储2位。同样，如图4所示，在这个例子中，相同大小的单元可以利用16个可用状态的单个状态或级在每个单元存储4位。因此，在本专利技术的一些实施例中，可以改变每个单元的位数，从而增加被存储的数据的精度。因此，如果密度比精度更重要，那么就利用图4中所示的配置或者其它更高密度的配置。相反，当精度更重要时，将该数据扩展到该单元中，减少每个单元的密度并增加存储所有的数据所需的单元数。利用所使用的状态之间更宽的空间，该数据存储器的完整性也将被提高。这是因为，更容易辨别出较大地非相邻的级之间的差分电压。事实上，级之间的距离越大，越容易辨别差分电压。因此，在图2所示的实施例中，仅使用了2个级，而在图3所示的实施例中，使用了4个级。在图4所示的实施例中，按照本专利技术的一些实施例，所有的16个级都被利用了。因此，在一些实施例中，依据所涉及数据类型，数据可根据每个单元位的变化数量被存储。因此，一些数据可以按照，例如图4中所示进行紧密打包，而其它数据可以被更远地扩展，要求附加数量的单元，以便完成该数据存储。因此，转向图5，可以用软件或硬件实现的写算法122，最初识别每个单元的位数。每个单元的位数可以从与表示所期望精度的数据一起被包含的信息获得。根据每个单元的位数，将位打包到每个给定的单元中是可以被调整的。从而，在一些情况下，可以利用更密集的打包，例如，如图4中所示，并且在其它情况下，可以利用更稀疏或被更远地扩展的打包，如图2中所示。一旦每个单元的位数已经被确定，如块124中所示，打包位到每个单元被调整，如块126中所示。最后，这些位被写入该单元，如块128中所示。在运行中(on the fly)，每个单元的位数可以从单元至单元改变。该读取处理简单地倒置该流程，忽略遗漏的级，并且简单地读出每个单元的实际数据。接着，被扩展开扩展开的数据可以重新打包到一个连续的数据串中。尽管已经就有限数量的实施例描述了本专利技术，但本领域技术人员将理解由此的大量的修改和变化。这就意味着，后附权利要求覆盖了落在本专利技术真正的精神和范围内的所有这样的修改和变化。本文档来自技高网...

【技术保护点】
一种方法，包括：在第一存储器的第一单元中以第一密度存储数据；以及在第一存储器的第二单元中以第二密度存储数据。

【技术特征摘要】
US 2001-9-18 09/955,2821.一种方法，包括在第一存储器的第一单元中以第一密度存储数据；以及在第一存储器的第二单元中以第二密度存储数据。2.根据权利要求1的方法，其中在第二单元中以第二密度存储数据包括在所述第一或第二单元的其中一个中的每个单元存储较少的位。3.根据权利要求1的方法，包括在运行中改变存储在每个单元中的位数。4.根据权利要求2的方法，包括在所述单元中彼此之间被隔开的级上存储数据，以便提高读取精度。5.根据权利要求4的方法，包括在包含多个级的单元中存储数据，并且填充少于全部的所述级。6.根据权利要求5的方法，包括在单元内被均匀隔开的级中存储数据，同时留下该单元内没有被所存储的数据占用的介于其间的级。7.一种产品，包括一个介质，该介质存储指令，这些指令能够使一个基于处理器的系统执行以下步骤在第一存储器的第一单元中以第一密度存储数据；以及在所述第一存储器的第二单元中以第二密度存储数据。8.根据权利要求7的产品，进一步存储能够使该基于处理器的系统在所述第一或第二单元的其中一个中的每个单元存储较少的位的指令。9.根据权利要求7的产品，进一步存储能够使该基于处理器的系统在运行中改变存储在每个单元中的位数的指令。10.根据权利要求8的产品，进一步存储能够使该基于处理器的系统...

【专利技术属性】
技术研发人员：R法肯塔尔，J鲁德利克，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]