半导体存储装置及其非易失性存储器验证方法制造方法及图纸

本发明专利技术提供一种可提高可靠性的半导体存储装置和微型计算机。半导体存储装置具备了：非易失性存储器；和比较从所述非易失性存储器读出的读出信号的电平与第１基准电平的第１读出放大器，其中具备检测机构，其在检测出所述读出信号的电平与所述第１基准电平之差比规定的电平差小时，输出表示比该电平差小的检测信号。此外，在具备该半导体存储装置和控制向所述非易失性存储器的存取的处理器的微型计算机中，所述处理器具备：根据所述检测信号，控制向非易失性存储器的存取的控制机构。

【技术实现步骤摘要】

本专利技术涉及半导体存储装置及其非易失性存储器的验证方法、微型计算机及其非易失性存储器控制方法。
技术介绍
图4涉及能进行闪烁存储器(flash memory，闪存)或EEPROM等的电数据擦除或写入，即使切断电源也可保持存储数据的非易失性半导体存储装置，表示其存储器单元的结构的一例。该半导体存储装置所具备的存储器单元在控制栅极41和漏极45以及源极46间隔着绝缘膜43及44，具有浮动栅极42，通过向控制栅极41、漏极45及源极46施加规定的电压，从而向浮动栅极42注入或释放电子(参照专利文献1)。在这里，在向浮动栅极42注入电子以累积负电荷时，通过该负电荷，施加于控制栅极42上的规定正电压被抵消，漏极45及源极46间呈非导通(OFF)状态。另一方面，在从浮动栅极42释放电子而除去电荷时，通过向控制栅极41施加规定的正电压，漏极45及源极46间流过电流，呈导通(ON)状态。在该半导体存储装置中，为了识别漏极45、源极46间的导通及非导通状态，如图5所示，具有将来自存储器单元的规定选通脉冲位置的读出电压Vr(正侧)与规定的阀值电压Vnormal(负侧)比较，输出表示逻辑值“0(非导通)”或逻辑值“1(导通)”的电压Vout的读出放大器12(以下称NORMAL用读出放大器)。例如，在NORMAL用读出放大器12中，在漏极45及源极46间为非导通的情况下，读出电压Vr比阀值电压Vnormal低，输出表示逻辑值“0”的电压Vout。另一方面，在漏极45及源极46间为导通的情况下，读出电压Vr成为阀值电压Vnormal以上，输出表示逻辑值“1”的电压Vout。专利文献1特开平11-283379号公报然而，在非易失性半导体存储装置中，作为数据保持特性要求维持规定的规格(spec)。但是，成为其障碍的是存储器单元的数据保存(DataRetention)和读出扰动(Read Disturb)。所谓数据保存是指在通过擦除而从浮动栅极消除电子的状态下，无论电源ON/OFF，都会以某些原因向浮动栅极慢慢注入电子的障碍。另外，所谓读出扰动是指通过利用写入，多次反复读出注入到浮动栅极的电子的动作，使注入的电子慢慢消除的障碍。在此，可知注入到浮动栅极的电子随着半导体存储装置长期使用而引起的存储器单元劣化等，产生向位于浮动栅极周围的绝缘膜中的电子阱或热能引起的电子消失等，数据保存以及读出扰动恶化。图6是说明半导体存储装置中的存储器单元输入输出特性的图。该图中所示的栅极电压Vg为在读出存储保持在该存储器单元中的数据时，施加到控制栅极的电压。由于伴随数据保存或读出扰动的恶化，在浮动栅极有电荷时的存储器单元输入输出特性从50a移至50b，故存储器单元的读出电压Vr的电平从Va减少至Va’。而且，设Va’在Vnormal之上。即，在NORMAL用读出放大器12中，与表示逻辑值成为“1”的区间(以下称MRG(Margin)1)的阀值电压Vnormal之差从|Va-Vnormal|减少到|Va’-Vnormal|。另一方面，在浮动栅极没有电荷的情况下也同样，由于在数据保存或读出扰动恶化时存储器单元输入输出特性从51a移至51b，故存储器单元读出电压Vr的电平从Vb增至Vb’。而且，设Vb’比Vnormal小。即，在NORMAL用读出放大器12中，与表示逻辑值成为“0”区间(以下称MRG(Margin)0)的阀值电压Vnormal之差从|Vnormal-Vb|减少到|Vnormal-Vb’|。但是，伴随着数据保存或读出扰动的恶化，即使在存储器单元的读出电压Vr的电平从Va变化为Va’或从Vb变化为Vb’的情况下，在NORMAL用读出放大器12中，通过比较存储器单元的输出电压Va’或Vb’与阀值电压Vnormal，也输出表示合理的逻辑值的电压。即，在现有的半导体存储装置的结构中，即使有数据保存或读出扰动恶化的迹象，也难以作为错误检测出来。此外，伴随数据保存或读出扰动的恶化，在从Va变化后的Va’比Vnormal小的情况下，或从Vb变化后的Vb’为Vnormal以上的情况下，从NORMAL用读出放大器12输出表示不合理的逻辑值的电压。因此，由于在装载了该半导体存储装置的微型计算机等系统中，使用由NORMAL用读出放大器12输出的表示输出不合理的逻辑值的信号，故产生引起系统错误的可能。
技术实现思路
因此，本专利技术的目的在于，提供一种使可靠性提高了的半导体存储装置及其非易失性存储器检验方法，以及微型计算机及其非易失性存储器控制方法。为了解决上述课题的主要的本专利技术，是一种半导体存储装置，其中具备了非易失性存储器；和比较从所述非易失性存储器读出的读出信号的电平与第1基准电平的第1读出放大器，其特征在于，具备检测机构，其在检测出上述读出信号的电平与上述第1基准电平之差比规定的电平差小时，输出表示比该电平差小的检测信号。再者，上述“检测机构”例如由后述的“MRG1用读出放大器”、“MRG0用读出放大器”、“错误检测电路”以及“用于将各读出放大器的输出提供给错误检测电路的配线”构成。根据上述本专利技术的半导体存储装置的构成，在非易失性存储器中，通过数据保存或读出扰动恶化，从而即使在由非易失性存储器读出的读出信号电平变化的情况下，也能由上述检测信号预先检测到。因此，可提供使可靠性提高的。此外，本专利技术是一种微型计算机，其中具有具备了非易失性存储器和比较由所述非易失性存储器读出的读出信号电平与第1基准电平的第1读出放大器的半导体存储装置；和控制向所述非易失性存储器存取的处理器，其特征在于，所述半导体存储装置具备检测机构，其在检测出所述读出信号电平与所述第1基准电平之差小于规定的电平差时，输出表示比该电平差小的检测信号；所述处理器具备控制机构，其根据所述检测信号控制对与所述检测信号对应的所述非易失性存储器的存储区域的存取。再者，所述“控制机构”例如由后述的“插入控制部”或“校验处理部”和、各控制相关的“程序计数器”、“堆栈处理部”、“RAM”、“存储器”、“μI寄存器”等半导体存储装置的控制中所必需的电路元件构成。根据本专利技术的微型计算机的构成，在非易失性存储器中，通过数据保存或读出扰动恶化，从而即使在由非易失性存储器读出的读出信号电平变化的情况下，也能由上述检测信号预先检测到。而且，对于与所述检测信号对应的非易失性存储器的存储区域，例如可以通过禁止存取、或以与其所存储保持的数据相同的内容执行重新写入等，来提高可靠性。即，可以提供使可靠性提高的微型计算机及其非易失性存储器控制方法。根据本专利技术，可以提供使可靠性提高的、微型计算机及其非易失性存储器控制方法。附图说明图1是本专利技术的微型计算机的框图。图2是说明本专利技术的错误检测回路的错误判别内容的表格。图3是说明本专利技术的微型计算机的动作的流程图。图4是表示构成现有的半导体存储装置的存储器单元的剖面结构的图。图5是说明现有的半导体存储装置的读出放大器的构成的图。图6是说明存储器单元的输入输出特性的变化的图。图中10-存储器单元阵列，11-NORMAL用读出放大器，12-MRG1用读出放大器，13-MRG0用读出放大器，14-错误检测回路，100-半导体存储装置，21-存储器，22-μI寄存器，23-控制寄存器，24-插入控制部本文档来自技高网...

【技术保护点】
一种半导体存储装置，其中具备了：非易失性存储器；和比较从所述非易失性存储器读出的读出信号的电平与第１基准电平的第１读出放大器，其特征在于，具备检测机构，其在检测出所述读出信号的电平与所述第１基准电平之差比规定的电平差小时，输出表示比 该电平差小的检测信号。

【技术特征摘要】
JP 2003-11-6 2003-3766331.一种半导体存储装置，其中具备了非易失性存储器；和比较从所述非易失性存储器读出的读出信号的电平与第1基准电平的第1读出放大器，其特征在于，具备检测机构，其在检测出所述读出信号的电平与所述第1基准电平之差比规定的电平差小时，输出表示比该电平差小的检测信号。2.根据权利要求1所述的半导体存储装置，其特征在于，所述检测机构具有比较所述读出信号电平和比所述第1基准电平大的第2基准电平，输出与所述读出信号的电平对应的逻辑值的第2读出放大器；比较所述读出信号的电平与比所述第1基准电平小的第3基准电平，输出与所述读出信号的电平对应的逻辑值的第3读出放大器；和供给从所述第1～所述第3读出放大器输出的各逻辑值，在所述各逻辑值均不一致时，输出所述检测信号的检测电路。3.根据权利要求1或2所述的半导体存储装置，其特征在于，根据使能信号来设定动作的启动或停止。4.一种微型计算机，其中具有具备了非易失性存储器和比较由所述非易失性存储器读出的读出信号电平与第1基准电平的第1读出放大器的半导体存储装置；和控制向所述非易失性存储器存取的处理器，其特征在于，所述半导体存储装置具备在检测出所述读出信号电平与所述第1基准电平之差小于规定的电平差时，输出表示比该电平差小的检测信号的检测机构；所述处理器具备根据所述检测信号控制对与所述检测信号对应的所述非易失性存储器的存储区域的存取的控制机构。5.根据权利要求4所述的微型计算机，其特征在于，所述检测机构具有比较所述读出信号电平和比所述第1基准电平大的第2基准电平，输出与所述读出信号的电平对应的逻辑值的第2读出放大器；比较所述读出信号的电平与比所述第1基准电平小的第3基准电平，输出与所述读出信...

【专利技术属性】
技术研发人员：保高和夫，
申请(专利权)人：三洋电机株式会社，
类型：发明
国别省市：JP[日本]