半导体存储装置中基于存储体的自刷新控制装置及其方法制造方法及图纸

一种用于具有多个存储体的半导体存储装置中的部分数组自刷新（ＰＡＳＲ）控制装置，其包括：存储体非选单元，其具有用来接收多个ＰＡＳＲ编码信号的多个存储体非选信号输出单元，其中各个存储体非选信号输出单元的输入端线和所述多个ＰＡＳＲ编码信号的信号线相互交叉并选择性地相互耦合。

【技术实现步骤摘要】

本专利技术涉及一种自刷新装置；尤其是涉及一种用于半导体存储装置中的基于存储体的部分数组自刷新装置。
技术介绍
一般来说，动态随机存取存储(DRAM)的存储单元是由晶体管和用来储存单字节(single-bit)数据的电容器所形成。单字节数据是以电荷的形式储存于该电容器中。然而，储存在电容器中的电荷量会随时间消逝而减少。因此，包含在DRAM中的存储单元必须被周期性地刷新，以保持其数据内容。有两种不同的刷新模式，即，一者为自动刷新(auto refresh)模式，用来执行自动刷新操作，而另一者为自刷新(self refresh)模式，用来执行自刷新操作。在自动刷新模式中，外部刷新命令信号被输入DRAM中。根据基于该外部刷新命令信号所发生的计数内部地址，选择将被刷新的单元数组。之后，刷新所选择的单元数组。在自刷新模式中，不仅基于外部刷新命令信号而且基于内部自刷新输入命令信号来执行自刷新操作。然而，在传统DRAM中，所有的存储单元均会在自刷新操作期间被刷新。换言之，是根据用来选择存储体的存储体选择地址和用来选择该存储体中的字线的字线地址来选择所有的存储单元加以刷新。因此，不仅储存有数据的存储单元会被刷新，而且无数据储存的存储单元亦会被刷新。我们希望仅刷新储存有数据的存储单元，以减少电力消耗。然而，由于不刷新无数据储存的存储单元需要额外的存储装置，故包括无数据储存的存储单元的所有存储单元皆会被刷新。然而，用于如个人数字助理(PDA)或手机的便携式电子装置中的半导体存储装置需要减少电力消耗，以降低电池电力消耗。因此，提出一种部分数组自刷新(PASR)操作来对储存有数据的存储单元数组执行自刷新操作。相对于上述的自刷新操作，执行PASR操作消耗较少的电力，因仅对储存有数据的存储单元数组执行PASR操作。同时，根据PASR操作，通过基于PASR编码来非活化存储体有效(active)信号而选取将不被刷新的存储体。具体地，将PASR操作登录命令信号和PASR编码输入到DRAM来执行PASR操作，亦即将延伸模式寄存器组2(EMRS2)输入为操作登录命令信号，而该EMRS2的第一地址A<0>至第三地址A<2>被用作PASR编码。下文中，将第一至第三地址A<0>至A<2>称为PASR编码A<0:2>。图1为示出EMRS2及根据PASR编码A<0:2>的PASR操作的图。如图所示，基于PASR编码A<0:2>刷新不同数目的存储体。例如，如果PASR编码A<0:2>为000，则第一存储体bank0至第四存储体bank3全部都会被刷新。如果PASR编码A<0:2>为001，则第一存储体bank0和第二存储体bank1会被刷新。然而，如果根据厂商(vendor)的要求而需要改变PASR编码，则会需要许多修正，如增加新的信号线。因此，希望改变PASR编码时将修正减至最少。
技术实现思路
因此，本专利技术的一个目的是提供一种可改变PASR编码的部分数组自刷新(PASR)控制装置。根据本专利技术的一方面，提供一种用于具有多个存储体的半导体存储装置中的部分数组自刷新(PASR)控制装置，其包括存储体非选(deselection)单元，其具有多个存储体非选信号输出单元，来接收多个PASR编码信号，其中各存储体非选信号输出单元的输入端线和该多个PASR编码信号的信号线相互交叉并选择性地相互耦合。根据本专利技术的另一方面，提供一种用来控制半导体存储装置中的PASR的方法，其包括下列步骤a)响应多个存储体刷新码信号而发生多个存储体非选码信号；以及b)通过对该多个存储体非选码信号执行逻辑操作而发生存储体非选信号。附图说明本专利技术的上述及其它目的和特征将由于以下优选实施方案说明及其附图而更为明显；其中图1为说明EMRS2和根据PASR编码的PASR操作的图示；图2为说明根据本专利技术的用于半导体存储装置中的PASR控制装置的一个优选实施方案的方块图；图3为说明示于图2中的地址锁存单元的示意电路图；图4为说明示于图2中的PASR编码发生器的示意电路图；图5为说明示于图2中的存储体非选单元的示意电路图；以及图6为说明示于图2中的第一列有效信号发生器的示意电路图。具体实施例方式下文中，将参照附图详细说明根据本专利技术的一种部分数组自刷新(PASR)控制装置。图2为说明根据本专利技术的用于半导体存储装置中的PASR控制装置的一个优选实施方案的方块图。如图所示，该PASR控制装置包括地址锁存单元210、PASR编码发生器220、存储体非选(deselection)单元230、以及一列有效信号发生单元240。地址锁存单元210锁存3位地址信号A<0:2>，并基于延伸模式寄存器组2(EMRS2)旗标信号EMRS2p，将锁存的3位地址信号A<0:2>输出为锁存码信号EMREG2<0:2>。PASR编码发生器220接收并解码锁存的码信号EMREG2<0:2>，以生成8个PASR编码信号，即，第一至第八PASR编码信号code000至code111。存储体非选单元230接收第一至第八PASR编码信号code000至code111，并基于第一至第八PASR编码信号code000至code111，生成第一至第四存储体非选信号bank<0>_dis至bank<3>_dis。列有效信号发生单元240接收自刷新信号s_ref以及第一至第四存储体非选信号bank<0>_dis至bank<3>_dis，从而生成第一至第四列有效信号row_act<0>至row_act<3>。半导体存储装置的第一至第四存储体bank<0>至bank<3>响应第一至第四列有效信号row_act<0>至row_act<3>被分别激活而被刷新。举例来说，如果第一和第二列有效信号row_act<0>和row_act<1>被激活，则第一和第二存储体bank<0>和bank<1>被刷新。在此，存储体非选单元230包括第一至第四存储体非选信号发生器231至234。第一存储体非选信号发生器231接收第五至第七PASR编码信号code100至code110，来生成第一存储体非选信号bank<0>_dis。同样地，第二和第三存储体非选信号发生器232和233的每一个都接收第一至第八PASR编码信号code000至code111中的三个，来分别生成第二和第三存储体非选信号bank本文档来自技高网...

【技术保护点】
一种用于具有多个存储体的半导体存储装置中的部分数组自刷新（ＰＡＳＲ）控制装置，其包括：存储体非选单元，其具有用来接收多个ＰＡＳＲ编码信号的多个存储体非选信号输出单元，其中各个存储体非选信号输出单元的输入端线和所述多个ＰＡＳＲ编码信号 的信号线相互交叉并选择性地相互耦合。

【技术特征摘要】
KR 2004-6-3 10-2004-00403331.一种用于具有多个存储体的半导体存储装置中的部分数组自刷新(PASR)控制装置，其包括存储体非选单元，其具有用来接收多个PASR编码信号的多个存储体非选信号输出单元，其中各个存储体非选信号输出单元的输入端线和所述多个PASR编码信号的信号线相互交叉并选择性地相互耦合。2.如权利要求1的PASR控制装置，其中每个存储体非选信号输出单元的输入端线和多个PASR编码信号的信号线之间的选择性耦合操作是通过金属接触或金属选择来执行，从而选择性地接收多个PASR编码信号并生成多个存储体非选信号。3.如权利要求2的PASR控制装置，其中每个存储体非选信号输出单元包括第一NOR门，其输入端连接到第一和第二输入端线；第二NOR门，其输入端连接到第三至第五输入端线；NAND门，其用来接收所述第一NOR门和第二NOR门的各个输出；以及偶数个反相器，其用来接收所述NAND门的输出，以输出所述多个存储体非选信号的其中之一。4.如权利要求3的PASR控制装置，其还包括列有效信号发生单元，其包括多个列有效信号发生器，每一个列有效信号发生器均用来接收多个存储体非选信号之一和自刷新信号，从而生成一列有效信号。5.如权利要求4...

【专利技术属性】
技术研发人员：许晃，金泰润，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]