对二维访问优化的SDRAM地址映射制造技术

一种在外部存储器中存储数据的方法，包括步骤：提供数据用于存储在外部存储器中（４０１）；将用于存储的数据分割（４０２）成数据区段，每个区段包括的数据元素少于用于填充包含在外部存储器中的一个存储体内的数据线的数据元素的数量；以及，将数据元素的每个区段存储（４０３）在位于外部存储器内的不同数据线和外部存储器的不同存储体内的相同数据线的其中之一内。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及SDRAM存储器领域，更具体地涉及与SDRAM存储器往来通信的领域。在当今的芯片内系统(system on chips，SOC)体系结构中，多个器件被一起集成到芯片中以提供系统功能。被集成的器件的范围从可编程处理器元件到专用硬件元件。典型地，SOC具有统一内存架构(UMA)，以允许芯片内器件之间的通信和同步简单化。例如，一个器件从UMA中的某个地址A处开始生成一系列数据元素，另一个器件从UMA中地址A处开始使用这些数据。换句话说，SOC上的器件在寻址UMA中的数据元素时具有相同的视点。显然，因为避免了器件之间的地址翻译，UMA简化了器件之间的通信。典型地，SOC所使用的大部分存储空间位于较便宜的芯片外存储器件中，比如同步动态随机存取存储器(SDRAM)。这些存储器以相对较低的成本为数据存储提供大容量。通常SOC器件通过这些器件外的存储器件相互通信。例如，如果器件1生成的数据元素存储在芯片外存储器件中的一个预定地址，那么器件2可以从该芯片外存储器件的该预定地址处取回这些数据元素。因为在现有技术水平的SOC上被处理的数据量巨大，进出SDRAM存储器的数据带宽是一种关键资源，如果这种资源没有被妥善管理，将导致SOC性能瓶颈。为了使SOC器件的处理速度尽可能高，这种有限带宽资源的有效利用是关键的。因此，存在一种利用这种有限的数据带宽来增加可与SOC往来传递的数据量的需要。因此，本专利技术的一个目的是提供一种存储器地址映射，它通过为SOC和芯片外存储器件之间的事务提供增加的存储器带宽来克服现有技术中的缺陷。根据本专利技术的一个方面，提供了一种在外部存储器中存储数据的方法，包括步骤提供数据用于存储在外部存储器中；将用于存储的数据分割成数据区段(data portion)，每个区段包括的数据元素少于用于填充包含在外部存储器中的一个存储体(bank)内的数据线(dataline)的数据元素的数量；以及，将数据元素的每个区段存储在位于外部存储器内的不同数据线和外部存储器的不同存储体内的相同数据线的其中之一内。根据本专利技术的一个方面，提供了一种装置，包括第一存储器存储体(memory bank)，该存储体具有以数据线形式的用于存储多个数据元素的第一存储器位置；第二存储器存储体，该存储体具有以数据线形式的用于存储相同数量的数据元素的第二存储器位置；以及，存储控制器电路，该电路用于接收数据元素存储的数据线并用于将数据元素的数据线分割成数据区段，每个区段包括的数据元素少于用于填充包含在外部存储器中的第一存储体和第二存储体内的数据线的数据元素的数量。根据本专利技术的又另一个方面，提供了一种写数据元素线的方法，包括步骤提供第一存储器存储体，该存储体具有以数据线形式的用于存储多个数据元素的第一存储器位置；提供第二存储器存储体，该存储体具有以数据线形式的用于存储相同数量的数据元素的第二存储器位置；将数据元素的数据线分割成数据区段，每个区段包括的数据元素少于用于填充包含在外部存储器中的第一存储体和第二存储体内的数据线的数据元素的数量；将数据元素的第一区段写到第一存储器存储体内的第一存储器位置；在完全填充第一存储器位置之前终止将第一区段数据元素写到第一存储器位置；切换到第二存储器存储体；将数据元素的第二区段写到第二存储器存储体内的第二存储器位置；以及，在完全填充第二存储器位置之前终止将第二区段数据元素写到第二存储器位置。下面将参考附图描述本专利技术，其中附图说明图1说明了在芯片内器件、外部存储控制器和芯片外外部存储器之间通信的现有技术概观；图2说明了使用8数据元素存储体交织的现有技术的SDRAM地址映射，它假定了12位的行地址和10位的列地址；图3说明了使用1024数据元素存储体交织的现有技术的SDRAM地址映射，它假定了12位的行地址和10位的列地址；图4概括了将芯片内的事务映射到芯片外事务所采取的步骤；以及图5说明了一个根据本专利技术的实施例的用于将芯片内事务映射到芯片外事务的装置。图1说明了芯片内系统(SOC)器件103之间通信的现有技术概观，包括一个外部存储控制器102和以SDRAM形式的芯片外外部存储器104。外部存储控制器102处理往来于芯片外外部存储器104的通信，芯片外外部存储器104具有多个存储器存储体105a-105d。外部存储控制器102接收来自SOC器件101a-101d的请求，以读取来自芯片外外部存储器104的数据元素和将数据元素写到芯片外外部存储器104。按照芯片内总线事务定义这些请求。外部存储控制器将这些芯片内总线事务翻译成外部存储器总线事务。外部存储器总线事务典型地没有芯片内总线事务那么普遍。芯片内总线事务通常允许多个不同类型的芯片内器件101a-101d具有不同类型的通信请求。然而，外部存储器事务是不同的，它是基于外部存储器104的特性被构造的，以允许对其高效的使用。将芯片内总线事务翻译成外部存储器总线事务影响了用于访问外部存储器104的带宽效率。在一个特定的时钟频率CLK_FREQ上工作并且在每个时钟周期传输N比特数据的外部存储器104具有的理论带宽是CLK_FREQ*N比特/秒。理论带宽给出了实际带宽的上限。实际带宽效率主要依赖于外部存储控制器102将芯片内总线事务翻译成外部存储器总线事务的翻译过程。效率越高，特定时钟频率的存储器带宽就越高。因此，如果翻译效率更高，那么就允许使用较低工作频率的存储器部件，以便达到相同的所期望的存储器带宽。当然，众所周知较低操作频率的存储器部件较便宜，因此，这是有利的。双数据速率SDRAM存储器(DDR SDRAM)能够在每个时钟周期传输N比特数据而仅仅使用外部存储器总线接口上的N/2个数据引脚。以SDRAM形式的具有多个存储体的外部存储器104通常工作在本领域的技术人员所周知的两个数据传输工作模式的其中之一一页面模式和突发模式。在页面工作模式中，使用单个SDRAM事务可传输多达在预定SDRAM存储体内的预定行中驻留的所有数据元素。然而，传输少于在预定行中驻留的所有数据元素需要明确的终止指令。在突发工作模式中，在单个SDRAM事务中可传输驻留在SDRAM存储体页面中有限数量的数据元素-称为突发尺寸。然而，传输少于突发尺寸的数据元素需要明确的终止指令。对于典型的SDRAM而言，突发尺寸在长度上为4、8或16个数据元素。外部存储器事务典型地由两部分组成事务设置开销和事务数据传输。事务设置开销包括外部存储器104的预充电和用于使存储器电路104准备好读/写访问的激活操作。当然，这些操作的必要性依赖于SDRAM内将要向其传输数据或已经从其传输了数据的存储体的现有状态。事务数据传输包括SDRAM读或写操作。在下面的例子中将使用以8个数据元素-burst_size(突发尺寸)＝8-进行数据传输的突发工作模式。将芯片内地址“A”从SOC的统一内存架构(UMA)映射到SDRAM地址是由存储体地址(BA)、行地址(RA)和列地址(CA)定义的。将芯片内地址映射到SDRAM地址严重地影响了进出SDRAM 104的带宽效率。芯片内地址到SDRAM地址的有效映射确定了SDRAM事务设置开销可以对某些芯片内事务类型隐藏的程度。因此，如果进行了有效映射，那么就同步地向/从外部存储器传输本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种在外部存储器中存储数据的方法，包括步骤提供数据用于存储在外部存储器中(401)；将用于存储的数据分割(402)成数据区段，每个区段包括的数据元素少于用于填充包含在外部存储器中的一个存储体内的数据线的数据元素的数量；以及，将数据元素的每个区段存储(403)在位于外部存储器内的不同数据线和外部存储器的不同存储体内的相同数据线的其中之一内。2.根据权利要求1的存储数据的方法，其中数据元素的每个区段由具有2N的值的跨距彼此分隔，其中N是不为0的整数。3.根据权利要求2的存储数据的方法，其中2N的值大于4倍的用于访问外部存储器的突发尺寸。4.根据权利要求1的存储数据的方法，包括步骤提供外部存储控制器用于执行分割步骤。5.根据权利要求1的存储数据的方法，其中外部存储器包括同步动态随机存取存储器(SDRAM)。6.根据权利要求4的存储数据的方法，包括步骤提供外部存储控制器以执行从外部存储器读取数据元素的步骤。7.根据权利要求6的存储数据的方法，其中在从外部存储器读取数据元素的步骤期间，外部存储控制器生成向外部存储器的对单个线的单个请求，这导致要从外部存储器取回多个数据元素，数据元素的数量大于用来填充位于外部存储器中存储体内的线的数据元素数量。8.根据权利要求7的存储数据的方法，其中在从外部存储器读取单个线的步骤期间，在外部存储器中多于一个存储体被访问。9.根据权利要求6的存储数据的方法，其中在从外部存储器读取数据元素和将数据元素存储到外部存储器的步骤期间，外部存储控制器包括步骤事务设置和事务数据传输。10.根据权利要求4的存储数据的方法，包括步骤向外部存储控制器提供一个芯片内地址；以及，使用该芯片内地址来确定存储体地址、行地址和列地址，其中存储体地址被用于在存储器中寻址存储体，并且行地址被用于访问包含在存储体内的线。11.根据权利要求10的存储数据的方法，包括步骤使用来自芯片内地址的地址位的第一集合和第二集合，根据芯片内地址构建行地址；和使用来自芯片内地址的地址位的第三集合和第四集合，根据芯片内地址构建列地址，其中地址位的第一集合比地址位的第三集合的有效性高，并且地址位的第二集合比地址位的第四集...

【专利技术属性】
技术研发人员：J·W·范德瓦尔德特，
申请(专利权)人：皇家飞利浦电子股份有限公司，
类型：发明
国别省市：