差分双浮动栅电路和编程方法技术

技术编号:3084101 阅读:189 留言:0更新日期:2012-04-11 18:40
公开了用于设置双浮动栅电路中的参考电压的方法和电路。在设置模式期间,第一和第二浮动栅被编程为不同的电荷水平,该电荷水平是在设置模式期间和第一浮动栅电容耦合的输入设定电压的函数。在读取模式期间,这一电荷水平之差由双浮动栅电路用来生成一参考电压,该参考电压是输入设定电压的函数,最好等于输入设定电压。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一准确电压参考的方法和电路,尤其涉及使用反馈环路和隧道器件的双传导来对浮动栅上的期望电荷水平准确编程的差分电路。
技术介绍
自二十世纪八十年代早期开始,可编程模拟浮动栅电路已经用在仅要求随时间流逝的适度绝对电压准确性的应用中,例如随时间流逝的100-200mV的绝对电压准确性。这种器件通常用于为浮动栅上的电荷提供长期的非易失性存储。浮动栅是一块孤立的导电材料,该导电材料与衬底电隔离但是与衬底或其它导电层电容性耦合。一般而言,浮动栅形成了一MOS晶体管的栅极,该栅极用来读取浮动栅上的电荷水平,而不会造成任何电荷从中泄漏。本领域中公知各种手段能把电荷引入到浮动栅上并且从浮动栅移除电荷。一旦浮动栅已经以特定的电荷水平被编程,它就基本永远保持在该水平上,因为浮动栅的周围是绝缘材料,这些绝缘材料充当对浮动栅放电的势垒。电荷一般用热电子注入或电子隧穿耦合到浮动栅。电荷一般通过射线暴露(UV光、X射线)、雪崩注入或Fowler-Nordheim电子隧穿而从浮动栅移除。从冷导体(cold conductor)发出的电子的使用首先在R.H.Fowler和L.Nordheim博士所著的“Electron Emission inIntense Electric Fields”中描述,Royl soc.会刊,A,Vol.119(1928)。这一现象在通过氧化层的电子隧穿中的使用在M.Lanzlinger和E.H.Snow所著的“Fowler-Nordheim Tunneling into Thermally Grown SiO2”中描述,应用物理学期刊,Vol.40,第1号(1969,1月),这两篇文章都通过引用被结合于此。例如,这种模拟浮动栅电路已经在数字非易失性存储器设备、以及包括参考电压、Vcc感测和加电重置电路在内的模拟非易失性电路中使用。图1A是说明用在一衬底上形成的两个多晶硅层和两个电子隧穿区实现的模拟非易失性浮动栅电路一实施例的示意图。图1A说明了在一衬底71上形成的一示例现有技术的可编程电压参考电路70的截面图。参考电路70包括由第一多晶硅层(polyl)形成的编程(Program)电极、由第二多晶硅层(poly2)形成的擦除(Erase)电极、以及由在角触点(comer contact)76处连在一起的poly1层和poly2层组成的电隔离的浮动栅。一般而言,多晶硅层1和2通过一厚的氧化物电介质彼此分开,浮动栅fg完全被电介质包围。浮动栅fg也是73处所示的NMOS晶体管T0的栅极,漏极D和源极S是衬底74内重掺杂的n+区,衬底71是P型的。poly1编程电极和浮动栅fg之间的电介质部分(如74所示)是一编程隧道区(即“隧道器件”)TP,而poly1浮动栅fg和poly2擦除电极之间的电介质部分(如75所示)是擦除隧道区TE。两个隧道区都有一给定的电容。由于这两个隧道区74、75一般在厚氧化物电介质内形成,因此它们一般被称为“厚氧化物隧穿器件”或“增强型发射隧穿器件”。这种厚氧化物隧穿器件使浮动栅能准确的将模拟电压在+/-4伏电压范围内保持许多年。即使在隧道器件上施加了几个电压,但由于隧道区74、75内大多数厚电介质内的电场很低,因此使这一相对高的模拟电压保持力成为可能。这一低电场、厚氧化物提供了对电荷损失的高势垒,直到电场足够大以便使Fowler-Nordheim隧穿出现。最后,参考电路70包括一控制电容器CC,该电容器CC是浮动栅fg和在衬底内形成的n+区之间的电容,所述n+区连到Cap电极。图1B是说明用三个多晶硅层实现的浮动栅电路70的第二实施例的示意图。三个多晶硅层的浮动栅电路70’类似于两个多晶硅层的实施例,除了由第三多晶硅层(poly3)形成擦除电极以外。此外,浮动栅fg完全从poly2层形成。因此,在该实施例中,无须在浮动栅fg的poly1层部分和poly2层部分之间形成一角触点,角触点对于图1A所示的两个多晶硅层是需要的。参照图2,在20处示出图1A的电压参考电路70以及图1B的电压参考电路70’的等效电路图。为了简洁,图2的每个电路元件都用其在图1A和1B中的相应元件采用一致的标识。把参考电路70设为一特定电压电平是用两个分开的操作完成的。再次参照图1A,浮动栅fg首先被编程或者被“重置”为切断条件。然后,浮动栅fg被擦除或“设置”为一特定的电压电平。浮动栅fg通过将其编程为一净(net)负电压而重置,该净负电压切断了晶体管T0。这一编程通过将编程电极保持为低并且通过Cap电极使具有相对大控制电容器CC的n+底板上升到15到20V来完成。控制电容器CC耦合的浮动栅fg为高,浮动栅fg又使电子通过74处的厚氧化物从poly1编程电极隧穿到浮动栅fg。这导致浮动栅fg上的净负电荷。当控制电容器CC的底板被返回到接地时,这一耦合使浮动栅fg为负,即低于地电压,于是切断了NMOS晶体管T0。为把参考电路70设为一特定的电压电平,把控制电容器CC的n+底板、Cap电极保持为地电压,而同时把擦除电极上升为一高电压,即12到20V。电子通过75处的厚氧化层从浮动栅fg到poly2擦除电极的隧穿在隧道器件TE上的电压达到一特定电压时开始,所述特定电压一般近似为11V。这一电子通过隧道器件TE从fg的隧穿提高了浮动栅fg的电压。于是,浮动栅fg上的电压“跟随”与poly2擦除电极耦合的电压上升,但是相比擦除电极上的电压有低大约11V的电压电平偏移。当浮动栅fg上的电压达到期望设定电平时,poly2擦除电极上的电压上升停止,然后被回拉到地电压。这使浮动栅fg上的电压被近似设为期望电压电平。如上所述,参考电路70满足对近似200mV的准确性足够时电压参考应用的要求。电路70的准确性因为两个原因而受到限制。首先,浮动栅fg上的电位在它被设置后下移约100mV到200mV,所述设置是由于poly2擦除电极从高电压被下拉到0V时、耦合了浮动栅fg的擦除隧道器件TE的电容下降而进行的。这一变化量取决于擦除隧道器件TE的电容和浮动栅fg的其余电容(大部分由于控制电容器CC)的比率、以及poly2擦除电极上的电压变化量。这一电压“偏移”定义明确且是可预测的,但总是在这种现有技术电压参考电路中出现,因为擦除隧道器件TE的电容不能为零。其次,电路70的准确性受到限制,因为浮动栅fg的电位在它由于各个因素被设置后又随时间改变了100mV到200mV,所述各个因素包括隧道器件的释放(detrapping)以及全部浮动栅fg电容器的电介质释放(relaxation)。使用浮动栅的模拟电压参考存储设备在第5166562号美国专利中描述,并且说明了使用热电子注入来把电子注入到浮动栅上,并且使用电子隧穿从浮动栅移除电子。通过在擦除步骤已经把浮动栅设为初始电压后、控制热电子注入的电子电流,从而对浮动栅编程。这也可以参见第4953928号美国专利。尽管这一对浮动栅上的电荷编程的方法比以前的包括浮动栅的模拟电压参考电路更为准确,但是准确性程度仍旧约为50mV到200mV。现有技术的浮动栅存储设备有时使用了Fowler-Nordheim隧道器件的双传导,即其中浮动栅器件内的编程和擦除隧道元件都用来同时传导,以便提本文档来自技高网...

【技术保护点】
一种浮动栅电路,包括:a)用于保存电荷的第一浮动栅;b)和所述第一浮动栅耦合的第一控制电容器,用于根据在设置模式期间通过所述第一控制电容器耦合到所述第一浮动栅的输入设定电压,控制所述第一浮动栅上的电荷水平;c)用于保存电荷的第二浮动栅;d)和所述第二浮动栅耦合的第一电路,用于在所述设置模式期间控制所述第二浮动栅上的电荷水平;以及e)在所述第二浮动栅和所述第一浮动栅之间耦合的反馈电路,用于在设置模式期间修改所述第一浮动栅上的电荷水平,直到所述第一浮动栅上的电压是所述第二浮动栅上电压的预定函数为止,并且在所述设置模式结束时,所述第一和第二浮动栅之间的电荷水平之差是所述输入设定电压的预定函数。

【技术特征摘要】
【国外来华专利技术】US 2003-1-7 10/338,1891.一种浮动栅电路,包括a)用于保存电荷的第一浮动栅;b)和所述第一浮动栅耦合的第一控制电容器,用于根据在设置模式期间通过所述第一控制电容器耦合到所述第一浮动栅的输入设定电压,控制所述第一浮动栅上的电荷水平;c)用于保存电荷的第二浮动栅;d)和所述第二浮动栅耦合的第一电路,用于在所述设置模式期间控制所述第二浮动栅上的电荷水平;以及e)在所述第二浮动栅和所述第一浮动栅之间耦合的反馈电路,用于在设置模式期间修改所述第一浮动栅上的电荷水平,直到所述第一浮动栅上的电压是所述第二浮动栅上电压的预定函数为止,并且在所述设置模式结束时,所述第一和第二浮动栅之间的电荷水平之差是所述输入设定电压的预定函数。2.如权利要求1所述的浮动栅电路,其特征在于,所述浮动栅电路达到一条件,使得所述第一浮动栅上的电压近似等于所述第二浮动栅上的电压。3.如权利要求1所述的浮动栅电路,其特征在于,所述第一电路包括在所述第二浮动栅和第一隧道电极间形成的第一隧道器件,以及在所述第二浮动栅和第二隧道电极间形成的第二隧道器件,用于使电子隧穿所述第二浮动栅,以便根据所述第一和第二隧道电极间的电压差来修改所述第二浮动栅上的电荷水平;耦合到所述第一隧道电极的第二电路,用于在所述设置模式期间在所述第一隧道电极处生成第一电压;以及耦合到所述第二隧道电极的第三电路,用于在所述设置模式期间在所述第二隧道电极处生成第一电流。4.如权利要求3所述的浮动栅电路,其特征在于,所述第二浮动栅电容性地耦合到一稳定的地电压。5.如权利要求3所述的浮动栅电路,其特征在于,所述第三电路包括其上具有一预定电压的第三浮动栅,用于生成所述第一电压。6.如权利要求5所述的浮动栅电路,其特征在于,在所述设置模式期间,所述浮动栅电路达到一条件,使所述第一、第二和第三浮动栅上的电压近似相等。7.如权利要求3所述的浮动栅电路,其特征在于,所述第三电路包括在所述第二隧道电极和接地间耦合的电流源。8.如权利要求7所述的浮动栅电路,其特征在于,所述电流源是一电荷泵。9.如权利要求1所述的浮动栅电路,其特征在于还包括在所述第一浮动栅和第一隧道电极间形成的第一隧道器件、以及在所述第一浮动栅和第二隧道电极间形成的第二隧道器件,用于使电子隧穿所述第一浮动栅,以便根据所述第一和第二隧道电极间的电压差来修改所述第一浮动栅上的电荷水平,所述第一隧道器件还包括在所述反馈电路中;耦合到所述第一隧道电极的第二电路,用于在所述设置模式的开始时在所述第一隧道电极处产生第一电压;以及耦合到所述第二隧道电极的第三电路,用于在所述设置模式期间在所述第二隧道电极处生成第一电流。10.如权利要求9所述的浮动栅电路,其特征在于所述第二电路包括在所述第一隧道电极和一高电压源之间耦合的第一电压源;以及所述第三电路包括在所述第二隧道电极和接地间耦合的第一电流源。11.如权利要求9所述的浮动栅电路,其特征在于,所述第一隧道器件是一擦除隧道器件。12.如权利要求9所述的浮动栅电路,其特征在于,所述第二隧道器件是一编程隧道器件。13.如权利要求9所述的浮动栅电路,其特征在于,所述反馈电路包括包括第一、第二、第三和第四晶体管的差分级,每个所述晶体管都有一栅极以及第一和第二端子,其中所述第一浮动栅是所述第一晶体管的栅极,所述第二浮动栅是所述第二晶体管的栅极,所述第一和第二晶体管的第一端子耦合在一起,所述第一和第三晶体管的第二端子耦合在一起,并进一步耦合到所述第三和第四晶体管的栅极,所述第二和第四晶体管的第二端子耦合在一起,所述第三和第四晶体管的第一端子耦合在一起;以及包括第五晶体管、增益级电流源和补偿电容器在内的增益级,所述第五晶体管具有一栅极以及第一和第二端子,其中所述第五晶体管的栅极耦合到所述第二和第四晶体管的第二端子,所述第五晶体管的第一端子耦合到所述第三和第四晶体管的第一端子,所述补偿电容器耦合在所述第五晶体管的栅极和第二端子之间,所述第五晶体管的第二端子耦合到所述增益级电流源和所述第二电路。14.如权利要求13所述的浮动栅电路,其特征在于,所述第一和第二晶体管是NMOS晶体管,所述第三和第四晶体管是PMOS晶体管,所述第五晶体管是一PMOS上拉晶体管,所述电流源是一下拉负载。15.如权利要求13所述的浮动栅电路,其特征在于,所述第一和第二晶体管是PMOS晶体管,所述第三和第四晶体管是NMOS晶体管,所述第五晶体管是NMOS下拉晶体管,所述电流源是一上拉负载。16.如权利要求1所述的浮动栅电路,其特征在于,所述浮动栅电路用CMOS工艺技术制造。17.如权利要求1所述的浮动栅电路,其特征在于还包括第二电路,所述第二电流耦合到所述第一控制电容器和所述反馈电路,使所述输入设定电压在所述设置模式期间耦合到所述第一控制电容器,所述第二电路还用于在读取模式期间在所述第一浮动栅和所述第二电路间创建一反馈环路,所述反馈环路包括所述第一控制电容器,其中在所述读取模式期间,所述反馈环路使所述浮动栅电路达到一条件,使所生成的参考电压是所述输入设定电压的预定函数。18.如权利要求17所述的浮动栅电路,其特征在于,所述参考电压近似等于所述输入设定电压。19.如权利要求17所述的浮动栅电路,其特征在于,所述参考电压在所述输入设定电压值的10mV内。20.如权利要求17所述的浮动栅电路,其特征在于,所述参考电压在所述输入设定电压值的2mV内。21.如权利要求17所述的浮动栅电路,其特征在于,所述第二电路包括在所述第一控制电容器和输入端之间耦合的第一开关,用于接收所述输入设定电压,所述第三电路还包括在所述第一控制电容器和所述第二电路间耦合的第二开关,在所述设置模式期间,所述第一开关导通,所述第二开关切断,在所述读取模式期间,所述第一开关切断,所述第二开关导通。22.一种浮动栅电路,包括a)用于保存电荷的第一浮动栅;b)耦合到所述第一浮动栅的第一控制电容器,用于在设置模式期间根据输入设定电压来控制所述第一浮动栅上的电荷水平;c)用于保存电荷的第二浮动栅;d)耦合到所述第二浮动栅的第一电路,用于在所述设置模式期间控制所述第二浮动栅上的电荷水平;e)耦合在所述第一和第二浮动栅之间的反馈电路,包括包括第一、第二、第三和第四晶体管的差分级,每个所述晶体管都有一栅极以及第一和第二端子,所述第一浮动栅是所述第一晶体管的栅极,所述第二浮动栅是所述第二晶体管的栅极,所述第一和第二晶体管的第一端子耦合在一起,所述第一和第三晶体管的第二端子耦合在一起、并进一步耦合到所述第三和第四晶体管的栅极,所述第二和第四晶体管的第二端子耦合在一起,所述第三和第四晶体管的第一端子耦合在一起;以及包括第五晶体管、增益级电流源和补偿电容器的增益级,所述第五晶体管具有一栅极以及第一和第二端子,所述第五晶体管的栅极耦合到所述第二和第四晶体管的第二端子,所述第五晶体管的第一端子耦合到所述第三和第四晶体管的第一端子,所述补偿电容器耦合在所述第五晶体管的栅极和第二端子之间,所述第五晶体管的第二端子耦合到所述增益级电流源和所述第二电路;以及f)耦合在所述第一浮动栅以及所述电流源和所述第五晶体管第二端子的接合点之间的反馈电路,使得在所述设置模式期间修改所述第一浮动栅上的电荷水平,直到所述浮动栅电路达到一稳态条件为止,使所述第一浮动栅上的电压是所述第二浮动栅上电压的预定函数,使得在所述设置模式结束时,所述第一和第二浮动栅之间的电荷水平之差是所述输入设...

【专利技术属性】
技术研发人员:W欧文
申请(专利权)人:爱克舍股份有限公司
类型:发明
国别省市:US[美国]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1