具有并行测试的存储器模块制造技术

为了高效测试，存储器模块的每个存储器芯片测试来自Ｘ个存储区的总共Ｎ个数据位，并从存储区之一输出Ｎ／Ｘ个测试数据位。存储器模块包括多个存储器芯片和多个比较单元。每个比较单元被配置在各自的存储器芯片中，用来测试来自多个存储区的多个测试数据位。另外，每个比较单元从各自的存储器芯片中的存储区之一中输出测试数据位。

【技术实现步骤摘要】

本专利技术通常涉及存储器模块，更特别地，涉及存储器模块中用来提高效率的并行测试。
技术介绍
图1显示了一种用于半导体存储器设备10的传统的并行测试装置100。参考图1，传统的并行测试装置100包括放大单元20、通用输入/输出线(GIO)、比较单元30、以及输出缓冲单元40。放大单元20对从存储体10的存储单元接收的数据进行放大。经放大的数据通过通用输入/输出线耦合到比较单元30。比较单元30将这样放大后的数据经异或门(exclusive OR gate)(未示出)进行比较并输出比较的结果。每个异或门接收由列线CD0到CD3之一选择的放大数据的4个比特，并比较接收到的4比特的放大数据。如果送到异或门的4比特数据相同，那么异或门输出的数据值为“0”。否则，异或门输出的数据值为“1”。从异或门输出的数据值被存储在输出缓冲单元30中。根据存储在输出缓冲单元30中的这样的数据值，外部测试装置然后确定存储器设备10是否有缺陷。传统的并行测试装置100用来并行测试一个存储器设备(即存储器芯片)的一个存储体10。当存储器的存储容量增加时，存储体的数量和输出缓冲单元40的数量也因此会增加。另外，随着存储器的存储容量的增加，由每个输出缓冲单元40存储和输出的数据值的数量也会增加。因此，由输出缓冲单元40存储并输出到测试系统的数据值的总数会不利地增加，就导致测试系统内的引脚的数量增多以及数据分析的复杂性增加。另外，测试系统可以分析来自存储器设备的数据位。然而，传统的并行测试装置100没有从存储器设备10中输出任何数据位。此外，存储器模块是由多个存储器设备(即多个存储器芯片)组成的。因此，希望有一种对存储器模块的多个存储器芯片进行高效率测试的有效机制。
技术实现思路
根据本专利技术，为了高效率的测试，存储器模块的每一存储器芯片都并行测试来自多个存储区的数据位，并从存储区之一中输出测试数据位。根据本专利技术的一个方面，存储器模块包括多个存储器芯片和多个比较单元。每个比较单元被配置在各自的存储器芯片中，用来测试来自多个存储区的多个测试数据位。另外，每个比较单元从各自的存储器芯片中的存储区之一中输出测试数据位。在本专利技术的另一实施例中，存储器模块还包括第一模块未连接(NC)引脚，用来接收耦合到每个存储器芯片的测试模式信号。该测试模式信号使能每个比较单元中的测试数据位的测试。存储器模块还包括第二模块未连接(NC)引脚，用来接收来自每个存储器芯片的各自的测试结果信号。该各自测试结果信号指示出每一存储器芯片是否有缺陷。在本专利技术的进一步的实施例中，当各自的测试结果信号指示出各自的存储器芯片有缺陷时，各自的存储器芯片则停止工作。在本专利技术的另一实施例中，每个比较单元包括输出部分，用于仅仅如果各自的存储器芯片没有缺陷时输出测试数据位，而当各自的存储器芯片有缺陷时输出失败信号来代替测试数据位。在本专利技术的进一步的实施例中，每个比较单元比较来自X个存储区的总共N个测试数据位，并输出N/X个测试数据位。在本专利技术的另一实施例中，每个比较单元包括多个异或门，用来比较来自存储区的测试数据位的模式。在本专利技术的另一方面中，存储器芯片包括多个存储区和一个比较单元，该比较单元用来测试来自存储区的多个测试数据位并从存储区之一中输出测试数据位。在本专利技术的进一步的实施例中，存储器芯片包括用来放大测试数据位的感测放大器。以此方式，存储器模块同时测试来自X个存储区的总共N个测试数据位，但是输出N/X个测试数据位。因此，即使存储器模块为了更高效的测试而同时测试总共N个测试数据位，测试系统也可以处理较少的数据位(N/X个测试数据位)。附图说明通过示范性实施例的详细描述并结合附图，本专利技术的上述及其它特点和优点将变得更加明显，其中图1显示了一种用于半导体存储器设备的传统的并行测试装置；图2显示了根据本专利技术一个实施例的用于并行测试的存储器模块的方框图；图3A显示了根据本专利技术一个实施例的图2所示的存储器模块中的存储器芯片之一的针式引脚(pin)结构；图3B显示了根据本专利技术一个实施例的图2所示的存储器模块中的存储器芯片之一的球状引脚(ball)结构；图4显示了根据本专利技术一个实施例的图2所示的存储器模块中的存储器芯片之一的电路图；图5显示了根据本专利技术另一个实施例的图2所示的存储器模块中的存储器芯片之一的电路图；图6和图8显示了根据本专利技术一个实施例的当有缺陷时停止工作的存储器芯片的方框图；图7是说明根据本专利技术一个实施例的包含有多个图6所示的存储器芯片的存储器模块的图；图9显示了根据本专利技术一个实施例的图4所示的存储器芯片的操作期间的各个步骤的流程图；图10显示了根据本专利技术一个实施例的图5所示的存储器芯片的操作期间的各个步骤的流程图；以及图11显示了根据本专利技术一个实施例的图6和8所示的存储器芯片的操作期间的各个步骤的流程图。这里引用的附图是为了说明的清楚，并不需要按比例画出。图1、2、3、4、5、6、7、8、9、10和11中具有相同参考标号的元件是指具有相似结构和/或功能的元件。具体实施例方式参考图2，存储器模块200包括多个存储器芯片CP1、CP2、...、和CPn、第一模块未连接(NC)引脚M_NC1和第二模块NC引脚M_NC2。图3A显示了具有针式引脚(pin)结构的图2中的存储器芯片之一，以及图3B显示了具有球状引脚(ball)结构的图2中的存储器芯片之一。参考图2、3A和3B，第一模块NC引脚M_NC1接收测试模式信号TMODE，并将测试模式信号TMODE连接到每一存储器芯片CP1到CPn中的各个的第一NC引脚P_NC1上。第二模块NC引脚M_NC2接收来自每一存储器芯片CP1到CPn的第二NC引脚P_NC2的各自的测试结果信号TRST。该各自的TRST信号指示存储器芯片CP1到CPn中的某一个是否有缺陷。当TMODE信号被激活时(到逻辑高电平状态“1”)，存储器模块200执行这里将要描述的并行测试。当TMODE信号被去激活时(到逻辑低电平状态“0”)，存储器模块200执行通常的存储器测试(即每次测试一个存储器单元)(图9、10和11中的步骤S444)。在本专利技术的一个实施例中，使用模式寄存器组(MRSmode register set)命令来生成TMODE信号。在那种情况下，如果发出了MRS命令，则存储器模块200执行并行测试。可选地，TMODE信号也可以被设置为直流(DC)电压。例如，当TMODE信号被设置为5V的高电压时，每个存储器芯片CP1到CPn执行并行测试。另一方面，当TMODE信号被设置为0V的低电压时，每个存储器芯片CP1到CPn执行通常的测试操作。图4显示了作为图2所示的存储器芯片CP1到CPn之一的示例性存储器芯片400的电路图。图2中的每个存储器芯片CP1到CPn的实现都与图4中的示例性存储器芯片400相类似。参考图4，存储器芯片400包括含有第一和第二存储器模块410和420的多个存储区、感测放大单元430和比较单元440。存储器芯片440被分成多个存储体(未示出)，且每个存储体包括多个存储区。存储器芯片通常包括大量的存储体和存储区，但是为了简单和清楚起见，在这里只图示并描述了在一个存储体中的两个存储区410和420。存储区410和420可以是×4的存储区，其每次输本文档来自技高网...

【技术保护点】
一种存储器模块，包括：多个存储器芯片；以及多个比较单元，每个比较单元被配置在各自的存储器芯片中，用来测试来自多个存储区的多个测试数据位，并用来从各自的存储器芯片中的存储区之一中输出测试数据位。

【技术特征摘要】
KR 2004-3-23 19628/04;KR 2004-9-2 70025/041.一种存储器模块，包括多个存储器芯片；以及多个比较单元，每个比较单元被配置在各自的存储器芯片中，用来测试来自多个存储区的多个测试数据位，并用来从各自的存储器芯片中的存储区之一中输出测试数据位。2.根据权利要求1所述的存储器模块，还包括第一模块未连接(NC)引脚，用来接收连接到每个存储器芯片的测试模式信号，其中，该测试模式信号使能每个比较单元中的测试数据位的测试。3.根据权利要求1所述的存储器模块，还包括第二模块未连接(NC)引脚，用来接收来自每个存储器芯片的各自的测试结果信号，其中该各自的测试结果信号指示每个存储器芯片是否是有缺陷的。4.根据权利要求3所述的存储器模块，其中，当该各自的测试结果信号指示各自的存储器芯片是有缺陷的时，该各自的存储器芯片停止工作。5.根据权利要求1所述的存储器模块，其中，每个比较部分都包括输出部分，用于仅仅如果各自的存储器芯片没有缺陷则输出测试数据位，和用于当各自的存储器芯片有缺陷时则输出失败信号来代替测试数据位。6.根据权利要求1所述的存储器模块，其中，每个比较单元比较来自X个存储区的N个测试数据位并输出N/X个测试数据位。7.根据权利要求1所述的存储器模块，其中，每个比较单元包括多个用来比较来自存储区的测试数据位的模式的异或门。8.一种用于测试存储器模块中的多个存储器芯片的方法，包括测试来自每个存储器芯片中的多个存储区的多个测试数据位；以及从每个存储器芯片中的存储区之一中输出测试数据位。9.根据权利要求8所述的方法，还包括将在存储器模块的第一模块未连接(NC)...

【专利技术属性】
技术研发人员：金润哲，李俊熙，崔熙柱，河桂元，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]