非易失性半导体存储器制造技术

将用于传输漏电压的传输晶体管与可电重写的非易失性存储单元相连。操作控制电路控制用于增大存储单元的阈值电压的编程操作，以及在编程操作之前和之后执行以检验存储单元的阈值电压的校验操作。在校验操作期间，漏极切换电路将传输晶体管的栅极与用于提供第一电压的第一电压线相连，而在编程操作期间，该漏极切换电路将传输晶体管的栅极与用于提供第二电压的第二电压线相连。由于可以仅通过漏极切换电路的切换操作，即选择操作，向传输晶体管提供第二电压，所以可在校验操作后很短的时间内开始编程操作。结果，可以缩短向存储单元写入数据的时间。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种非易失性半导体存储器，尤其涉及一种在写入数据时产生高电压的方法。
技术介绍
非易失性半导体存储器(例如，闪存)将写入数据的逻辑值存储为存储单元的阈值电压。例如，二进制存储单元在阈值电压较低时存储“逻辑1”，而在阈值电压较高时存储“逻辑0”。通常，将减小阈值电压的操作称为“擦除”，而将增大阈值电压的操作称为“写入”或“编程”。在NOR型闪存中，存储单元的控制栅与对应于地址选择的字线相连接。存储单元的漏极与对应于所述地址选择的位线相连接。存储单元的源极与共用的源线相连接。数据的写入操作需要用于检验存储单元的阈值电压的校验操作，以及用于增大存储单元的阈值电压的编程操作。例如，在校验操作中，向存储单元的栅极提供高电压(例如，5V)，并且向连接到位线的传输晶体管的栅极提供电源电压(例如，1.8V)。通过该传输晶体管向存储单元的漏极提供比电源电压低了传输晶体管的阈值电压的电压。然后，通过在存储单元中流动的电流来检验存储单元的阈值电压。即，识别待编程的存储单元。在编程操作中，向存储单元的栅极提供高电压(例如，9V)，并且通过传输晶体管向存储单元的漏极提供高电压(例如，5.5V)。为了成功地传输漏极电压，向传输晶体管的栅极提供高电压(例如，9V)。于是将电荷截留(trapped)在存储单元的电荷存储层中，由此增大阈值电压。此后，重复执行校验操作和编程操作，直到各个存储单元的阈值电压都达到期望值为止。上述闪存包括多个升压器，用于产生多种高电压。各个升压器都响应于写入命令而开始其操作，并且响应于写入操作的完成而停止其操作(例如，日本未审专利申请公报No.2002-230985)。如上所述，通过重复校验操作和编程操作来执行写入操作。这里，存储单元的栅压和传输晶体管的栅压需要在校验操作和编程操作之间显著地变化。具体地，在从校验操作转换到编程操作时，传输晶体管的栅压需要从1.8V增大到9V。在升压器产生9V电压前所需的升压时间较长，从而写入循环时间变得较长。近来，已经研制出一种非易失性多级半导体存储器，其在一个存储单元中存储多位数据。在这种类型的多级存储器中，为了精确地设定阈值电压而多次执行编程操作(分步编程方法)。由于在这种分步编程方法中阈值电压的分布变窄，所以提高了读取裕度(read margin)。即，存储单元可以成功地存储多级数据。同时，在该分步编程方法中，重复校验操作和编程操作多次，以执行一次写入操作。由于在一次写操作中存在从校验操作到编程操作的多次转换，所以上述升压时间对于写入操作具有很大的影响。以下为涉及本专利技术的现有技术参考文献。(专利文献)(1)日本未审专利申请公报No.2002-230985
技术实现思路
本专利技术的目的是缩短非易失性半导体存储器的写入操作的时间。根据本专利技术的非易失性半导体存储器的一种模式，传输漏极电压的传输晶体管与可电重写的非易失性存储单元相连接。操作控制电路控制其中增大存储单元的阈值电压的编程操作，以及在编程操作之前和之后执行以检验存储单元的阈值电压的校验操作。在校验操作期间，漏极切换电路将传输晶体管的栅极与第一电压线相连，其中通过该第一电压线提供第一电压。在编程操作期间，该漏极切换电路将传输晶体管的栅极与第二电压线相连，其中通过该第二电压线提供第二电压。由于可以仅通过漏极切换电路的切换操作(选择操作)向传输晶体管提供第二电压，所以可以在校验操作后很短的时间内开始编程操作。结果，可以缩短向存储单元写入数据的时间。根据本专利技术的非易失性半导体存储器的另一模式，在编程操作前的校验操作期间，第一升压器开始操作，以在第二电压线上产生第二电压。由于可以在编程操作前将第二电压线预先设定为第二电压，所以可以在开始编程操作的同时向传输晶体管的栅极提供第二电压。这使得可以缩短编程操作时间。根据本专利技术的非易失性半导体存储器的另一模式，操作控制电路重复校验和编程操作，直到存储单元的阈值电压达到期望值为止。在执行校验操作和编程操作的同时，第一升压器继续在第二电压线上产生第二电压。这降低了第一升压器操作的开始和停止的频度，并且便于操作控制电路的控制。根据本专利技术的非易失性存储器的另一模式，在校验操作期间，栅极切换电路将存储单元的控制栅连接到第三电压线，其中通过该第三电压线提供第三电压。在编程操作期间，该栅极切换电路将存储单元的控制栅连接到第四电压线，其中通过该第四电压线提供第四电压。由于可以仅通过栅极切换电路的切换操作(选择操作)向存储单元的控制栅提供第四电压，所以可以在校验操作后很短的时间内开始编程操作。结果，可以缩短向存储单元写入数据的时间。根据本专利技术的非易失性半导体存储器的另一模式，在编程操作前的校验操作期间，第二升压器开始操作，以在第四电压线上产生第四电压。由于可以在编程操作前将第四电压线预先设定为第四电压，所以可以在编程操作开始的同时向存储单元的控制栅提供第四电压。这使得可以缩短编程操作时间。根据本专利技术的非易失性半导体存储器的另一模式，操作控制电路重复校验和编程操作，直到存储单元的阈值电压达到期望值为止。每一次完成编程操作时，第二升压器都将第四电压线复位成初始电压。换言之，第二升压器根据每一次校验操作时的初始电压来产生第四电压。因此，可以精确地为每一次编程操作设定第四电压，并且可以精确地将存储单元的阈值电压设定为期望值。根据本专利技术的非易失性半导体存储器的另一模式，操作控制电路在每一次重复编程操作时，依次将第二升压器产生的第四电压设定为更高值。即，该非易失性半导体存储器具有所谓的分步编程功能。由于可以精确地产生各步所需的编程电压(第四电压)，所以可以使多个存储单元的阈值电压在所期望的范围内。结果，可以在不减小读取裕度的情况下缩短写入操作时间。根据本专利技术的非易失性半导体存储器的另一模式，第三升压器在校验操作期间产生第五电压，并且在编程操作期间产生第六电压。第三升压器的输出节点与传输晶体管的漏极相连接。在校验操作期间，栅极切换电路选择第五电压作为第三电压。即，由第三升压器在校验操作期间产生的第五电压可以用作传输晶体管的漏极电压以及存储单元的控制栅压。通常，在校验操作期间提供给存储单元的控制栅的电压(第五电压)与在编程操作期间提供给传输晶体管的漏极的电压(第六电压)接近。因此，当从校验操作转换到编程操作时，第三升压器可以在短时间内将其产生的电压从第五电压改变为第六电压。结果，可以在校验操作后很短的时间内开始编程操作，缩短了向存储单元写入数据的时间。附图说明图1是表示根据本专利技术的非易失性半导体存储器的第一实施例的框图；图2是表示图1中所示升压器VPDP的细节的电路图；图3是表示图1中所示升压器VPPP的细节的电路图；图4是表示图1中所示升压器VPPIP的细节的电路图；图5是表示图1中所示多路复用器XMUX和行译码器XDEC的细节的电路图；图6是表示图1中所示多路复用器YMUX和列译码器YDEC的细节的电路图； 图7是表示根据本专利技术的闪存的写入操作的波形图；以及图8是表示本专利技术以前的闪存的写入操作的波形图。具体实施例方式下面，将参照附图来说明本专利技术的优选实施例。在附图中，由粗线表示的各条信号线包括多条线。与这些粗线相连的一些方框分别包括多个电路。使用与信号的名称相同的标号来表示用于传输这些信号本文档来自技高网...

【技术保护点】
一种非易失性半导体存储器，其包括：非易失性存储单元，其具有控制栅、漏极和源极，并且可电重写；传输晶体管，在其源极处与所述漏极相连，用于向所述存储单元的漏极传输漏电压；操作控制电路，用于控制其中增大所述存储单元的阈值电 压的编程操作，以及在该编程操作之前和之后执行以检验所述存储单元的阈值电压的校验操作；以及漏极切换电路，用于在所述校验操作期间将所述传输晶体管的栅极与第一电压线相连，而在所述编程操作期间将所述栅极与第二电压线相连，其中通过该第一电压线 提供第一电压，通过该第二电压线提供第二电压。

【技术特征摘要】
1.一种非易失性半导体存储器，其包括非易失性存储单元，其具有控制栅、漏极和源极，并且可电重写；传输晶体管，在其源极处与所述漏极相连，用于向所述存储单元的漏极传输漏电压；操作控制电路，用于控制其中增大所述存储单元的阈值电压的编程操作，以及在该编程操作之前和之后执行以检验所述存储单元的阈值电压的校验操作；以及漏极切换电路，用于在所述校验操作期间将所述传输晶体管的栅极与第一电压线相连，而在所述编程操作期间将所述栅极与第二电压线相连，其中通过该第一电压线提供第一电压，通过该第二电压线提供第二电压。2.根据权利要求1所述的非易失性半导体存储器，还包括第一升压器，其在所述编程操作之前的校验操作期间开始工作，以在所述第二电压线上产生所述第二电压。3.根据权利要求2所述的非易失性半导体存储器，其中所述操作控制电路重复所述校验和编程操作，直到所述存储单元的阈值电压达到期望值为止；并且在所述校验和编程操作期间，所述第一升压器连续在所述第二电压线上产生所述第二电压。4.根据权利要求1所述的非易失性半导体存储器，还包括栅极切换电路，用...

【专利技术属性】
技术研发人员：山田重和，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]