移位寄存电路制造技术

本发明专利技术披露一种移位寄存电路，具有多级移位缓存单元，依据一定时控制电路所提供的信号，产生一取样信号至相对应的一数据锁存电路。其中移位寄存电路的第１级移位缓存单元具有一去能电路与一取样电路，接收定时控制电路的信号，撷取一正确的取样信号输出至相对应的数据锁存电路与下一级移位缓存单元内；而第１级移位缓存单元的去能电路，接收第２级移位缓存单元的取样信号，停止第１级移位缓存单元的取样电路的动作。

【技术实现步骤摘要】

本专利技术涉及一种用于显示器驱动电路的移位寄存电路(Shift Register)，特别是涉及一种可改善输出时序信号不完整现象的移位寄存电路。
技术介绍
液晶显示器(LCD)由于具备轻薄、省电、无幅射线等优点，而逐渐取代传统映像管(CRT)显示器，广泛应用于桌上型计算机、个人数字助理器、笔记型计算机、数字相机与移动电话等电子产品中。随着薄膜晶体管制作与封装技术的成熟，且为了符合大尺寸显示屏幕的要求，将驱动集成电路芯片(IC)、提供数据信号、时钟信号或控制信号的信号线制作在一液晶显示面板上。其中液晶显示面板的驱动电路安装于显示器边缘，以提供更小的封装面积，并改良结构强度。主动矩阵式液晶显示器(Active Matrix Liquid Crystal Display，AMLCD)系利用电场控制液晶的光穿透率，以达到显示画面的目的。请参照图1所示，其为一主动矩阵式液晶显示器电路结构图。显示器电路结构1中包括一驱动系统10与一液晶显示面板100。其中，驱动系统10具有一定时控制电路(Timing Controller)12、一数据驱动电路(Data Driver)14、一扫瞄驱动电路(Scan Driver)16、一显示信号输入端(R/G/B Data)18。其中，定时控制电路12提供水平时钟信号HCK与水平起始信号HST传送至数据驱动电路14，同时，亦产生垂直时钟信号VCK与垂直起始信号VST传送至扫描驱动电路16；显示信号输入端18传送显示数据D至数据驱动电路14。数据驱动电路14包括一移位寄存电路(Shift Register)142、多个数据锁存电路(Data Latch)144、多个直流交流转换电路与缓冲电路(D/A Converter andBuffer)146。其中，移位寄存电路具有多级(Stage)移位缓存单元，接收水平时钟信号HCK与水平起始信号HST，产生取样信号(sampling signal)并逐级输出，依序馈入数据锁存电路144、直流交流转换电路与缓冲电路146，而至像素矩阵中同一行的像素组件102。液晶显示面板100上具有一像素阵列(pixel array)，像素阵列内每一个像素组件102电连接至一薄膜晶体管104，而此薄膜晶体管104的源极电连接至数据驱动电路14，栅极电连接至扫描驱动电路16，以充作一开关，控制像素组件102的运作。请参照图2所示，其为一典型移位寄存电路的示意图。此移位寄存电路142具有多级移位缓存单元，其中，第1级移位缓存单元SR1受到定时控制电路12输出的反相水平时钟信号XHCK与水平起始信号HST所控制，产生一取样信号S1馈入数据锁存电路144与第2级移位缓存单元SR2内；第N级移位缓存单元SRN受到第N-1级移位缓存单元取样信号SN-1、反相水平时钟信号XHCK与水平时钟信号HCK所控制，产生一取样信号SN馈入数据锁存电路144与第N+1级移位缓存单元SRN+1内。请同时参照图3A、B所示，图3A为定时控制电路初始所输出的水平时钟讯号、反相水平时钟讯号与水平起始信号的时序图；图3B为抵达数据驱动电路的水平时钟讯号、反相水平时钟讯号与水平起始信号的时序图。图3A所示，其时钟信号HCK、XHCK与起始信号HST在初始输出时为一同步时钟，在理想状况下，此同步时钟将保持此状态输入数据驱动电路，则在时间点t至t’之间，数据驱动电路可撷取一50％周期的反相水平时钟讯号XHCK作为控制信号的工作周期。但现实中，所输出的同步时钟经过不同的传输路径到达数据驱动电路，而因各路径上具有不同的寄生电容与寄生电阻，使得原先在输出时为同步的信号，在到达数据驱动电路时变为不同步的现象，如图3B所示。使得数据驱动电路在时间点t1至t1’欲撷取信号时，因水平起始信号HST与水平时钟讯号HCK不同步，所对应撷取的反相水平时钟讯号XHCK将不再维持一50％的周期，此一不正常时钟输出(glitch)，将造成以此时钟讯号做为参考时钟讯号的众多电路的误动作，因而影响系统的正常运作状态。请参照图3C所示，其为为理想状况移位寄存电路的输入讯号与输出讯号时序图。移位寄存电路接收水平起始信号HST与反相水平时钟讯号XHCK，其中，第1级移位缓存单元SR1在时间点t至t’之间，接收到起始信号HST为一脉冲输入，并同时撷取反相时钟讯号XHCK，产生一取样信号S1输出至对应的数据锁存电路与第2级移位缓存单元SR2，而接续的各级移位缓存单元将依序输出取样信号。请参照图3D所示，其为寄存电路的输入讯号与输出讯号时序图。其中，第1级移位缓存单元SR1在时间点t1至t1’之间，接收到起始信号HST为一脉冲输入，并撷取反相时钟讯号XHCK，由于传输过程中造成信号延迟，此时反相撷取信号恰好为0输入，因此无法得到一正确的取样信号输出，对取样的精确性，乃至于画面显示的正确性造成严重的影响。有鉴于此，本专利技术提供一种移位寄存电路的设计，可改善输出时钟信号不完整现象，使显示器数据取样与数据写入的动作更为精确，以避免由于时钟讯号和数据驱动电路之间长距离传输，造成信号不同步，导致数据驱动电路无法正常操作。
技术实现思路
本专利技术的目的是提供一移位寄存电路，可改善传统移位寄存电路其输出的时钟信号不完整的问题。本专利技术披露了一种移位寄存电路，具有多级移位缓存单元，依据一定时控制电路所提供的信号，产生一取样信号至相对应的一数据锁存电路。其中，移位寄存电路包括第1级移位缓存单元，耦接定时控制电路与相对应的数据锁存电路，具有一去能(Disable)电路与一取样电路，接收定时控制电路所提供的信号，撷取一正确的取样信号输出至相对应的数据锁存电路与下一级移位缓存单元内；及第2级至第N级移位缓存单元，各自具有一取样电路，且逐级串联并连接于第1级移位缓存单元。第1级移位缓存单元的去能电路，接收第2级移位缓存单元的取样信号，停止第1级移位缓存单元的取样电路的动作。一种改善显示器的驱动电路信号不同步的方法，驱动电路具有一定时控制电路、一移位寄存电路与一扫瞄驱动电路，其中移位寄存电路由多级移位缓存单元及多个锁存电路所组成，其方法包括定时控制电路提供一时钟信号与一起始信号；第1级移位缓存单元接收时钟信号与起始信号，当起始信号为高电平时，第一级移位寄存单位撷取对应该起始信号的下一个时钟信号作为一取样信号，藉此避免取样不完整所导致数据驱动电路无法正常操作。附图说明图1为一主动矩阵式液晶显示器电路结构图；图2为一典型移位寄存电路的示意图；图3A为定时控制电路各信号的时序图；图3B为抵达数据驱动电路的各信号的时序图；图3C为理想移位寄存电路的输入与输出讯号时序图；图3D为移位寄存电路的输入与输出讯号时序图；图4为本专利技术一实施例移位寄存电路结构的示意图；图5A为本专利技术一实施例第1级移位缓存单元的电路图；图5B为各节点信号相对应的时序图；图6A为本专利技术一实施例第1级移位缓存单元理想的输入与输出讯号时序图；图6B为本专利技术一实施例移位寄存电路的输入与输出讯号时序图；图7A为本专利技术一实施例第1级移位缓存单元的电路图；图7B为各节点信号相对应的时序图；图8A为本专利技术一实施例第1级移位缓存单元的电路图；图8B为各节点信号相对应的时序图；图9A为本专利技术一实施例第1级移位缓存单元的输入本文档来自技高网...

【技术保护点】
一种移位寄存电路，具有多级移位缓存单元，依据一定时控制电路所提供的信号，产生一取样信号至相对应的一数据锁存电路，该移位寄存电路包括：第１级移位缓存单元，耦接该定时控制电路与相对应的该数据锁存电路，具有一去能电路与一取样电路，接收该定 时控制电路所提供的信号，撷取一正确的取样信号输出至相对应的该数据锁存电路与下一级移位缓存单元内；和第２级至第Ｎ级移位缓存单元，各自具有一取样电路，且逐级串联并连接于该第１级移位缓存单元；其中，该第１级移位缓存单元的该去能电路 ，接收该第２级移位缓存单元的取样信号，停止该第１级移位缓存单元的该取样电路的动作。

【技术特征摘要】
1.一种移位寄存电路，具有多级移位缓存单元，依据一定时控制电路所提供的信号，产生一取样信号至相对应的一数据锁存电路，该移位寄存电路包括第1级移位缓存单元，耦接该定时控制电路与相对应的该数据锁存电路，具有一去能电路与一取样电路，接收该定时控制电路所提供的信号，撷取一正确的取样信号输出至相对应的该数据锁存电路与下一级移位缓存单元内；和第2级至第N级移位缓存单元，各自具有一取样电路，且逐级串联并连接于该第1级移位缓存单元；其中，该第1级移位缓存单元的该去能电路，接收该第2级移位缓存单元的取样信号，停止该第1级移位缓存单元的该取样电路的动作。2.如权利要求1所述的移位寄存电路，其中第1级移位缓存单元由一触发器与多个逻辑组件组成，藉由该第2级移位缓存单元的取样信号反相后馈入该触发器的重置端，以停止该第1级移位缓存单元的取样动作。3.如权利要求1所述的移位寄存电路，其中第1级移位缓存单元由两串联的触发器与多个逻辑组件组成，藉由该第2级移位缓存单元的取样信号反相后馈入该两触发器的重置端，以停止该第1级移位缓存单元的取样动作。4.如权利要求1所述的移位寄存电路，其中第1级移位缓存单元的该去能电路，包括一N型晶体管，该N型晶体管的源极连于该取样电路、漏极端连接于相对低电位处(地端)、栅极接收该第2级移位缓存单元的取样信号，当该第2级移位缓存单元的取样信号为一高电平脉冲时，该N型晶体管导通将取样电路接于相对低电位处，以停止该第1级移位缓存单元的取样动作。5.如权利要求4所述的移位寄存电路，其中该定时控制电路提供一起始信号与一时钟信号，该时...

【专利技术属性】
技术研发人员：吕世香，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]