堆栈暂存器制造技术

本发明专利技术为一种单相脉动的紧密堆栈暂存器，包括一相产生器，用以从一时钟信号产生不重叠的二相信号，一相控制器，用以根据该二相信号及一对推入信号与弹出信号产生二相推入信号与二相弹出信号，以及一存储阵列受控于该二相推入信号与二相弹出信号，用以将数据从一数据输入端推入该存储阵列中，或从该存储阵列中弹出数据至一数据输出端。

【技术实现步骤摘要】

本专利技术有关一种堆栈暂存器(stack register)，特别是关于一种以串入并出(Series-In Parallel-Out；SIPO)单元(cell)架构起来的堆栈暂存器。
技术介绍
堆栈暂存器，或称后入先出(Last-In First-Out；LIFO)存储器，广泛应用于数字系统中，例如在微控制器(microcontroller)中用于常规程序堆栈(subroutine stack)。一般而言，堆栈暂存器以传统的暂存器电路为基础而设计，因此整体的电路面积较大，消耗功率也因而较高，这些缺点在极小容量的堆栈暂存器中尚不明显，然而现在的数字系统功能越来越强大，所使用的软件也越来越复杂庞大，需要较大容量的堆栈暂存器以供操作，前述大面积及高功率的缺点因此变成相当不利的影响。现有技术中有一种SIPO单元，其具有较紧密的电路，消耗的功率也较低，但却是使用两相的系统，并不适合应用在单相脉动(single phaseclocking)的堆栈暂存器上，过去都是用来将串行资料转换为并列资料，例如作为输入/输出缓冲器(I/O buffer)。本专利技术乃冀于结合SIPO单元的紧密电路的优点，解决现有的堆栈暂存器的大面积及高功率的缺点以及SIPO单元无法应用在单相脉动系统的困难。
技术实现思路
本专利技术的目的之一，在于提出一种以不同的基础架构的堆栈暂存器。本专利技术的目的之一，在于提出一种单相脉动的紧密堆栈暂存器。根据本专利技术，一种单相脉动的紧密堆栈暂存器，包括一相产生器，用以从一时钟信号(clock signal)产生不重叠的二相信号，一相控制器，用以根据该二相信号及一对推入信号与弹出信号产生二相推入信号与二相弹出信号，以及一存储阵列受控于该二相推入信号与二相弹出信号，用以将数据从一数据输入端推入该存储阵列中，或从该存储阵列中弹出数据至一数据输出端。附图说明图1为一个堆栈暂存器的示意图；图2为根据本专利技术的堆栈暂存器的示意图；图3为图2中的相控制器的实施例；图4为图2中的相产生器的实施例；以及图5为图4中的时钟信号与二相信号的时序图。符号说明10堆栈暂存器11资料输入端12资料输出端13推入信号输入端14弹出信号输入端15时钟信号输入端20存储阵列 21晶体管22晶体管23晶体管24晶体管25节点26节点 27栓锁28栓锁 29反相器30相控制器 31推入控制器32弹出控制器33第一相推入控制器34第二相推入控制器 35第一相弹出控制器36第二相弹出控制器 37反相器 38传输闸39晶体管40相产生器 41反相器串42反相器43反相器42的输出信号44与门 45反相器46反相器45的输出信号47与门具体实施方式图1为一个堆栈暂存器的示意图。本专利技术的堆栈暂存器10从外部看来如同一般的堆栈暂存器，具有一资料输入端11及一资料输出端12，以及包括推入信号输入端13与弹出信号输入端14的控制信号输入端与时钟信号输入端15。在时钟信号CLK的脉动下，因应推入信号PUSH而将资料从资料输入端11推入堆栈暂存器10中，以及因应弹出信号POP而从堆栈暂存器10中弹出资料到资料输出端12。由于操作堆栈暂存器10所使用的外部信号及接口都和一般的堆栈暂存器无异，因此本专利技术的堆栈暂存器可以应用在过去的堆栈暂存器可以适用的所有场合上，而且不必修改其应用的系统。图2是根据本专利技术的堆栈暂存器的示意图。在堆栈暂存器10中，存储阵列20用来储存资料，相控制器30用来产生操作存储阵列20的控制信号一相推入信号PUSH_Ф1及PUSH_Φ2与相弹出信号POP_Ф1及POP_Φ2，以及相产生器40从时钟信号CLK产生相信号Φ1及Φ2给相控制器30使用。存储阵列20以SIPO单元为基础。在此实施例中，堆栈暂存器10的堆栈位为1位，且深度为4笔资料。存储阵列20含有4个1位的SIPO单元，分别标示为D3、D2、D1及D0，最底层的堆栈为D0，最顶层的堆栈为D3。存储阵列20的4个存储单元并联至相推入信号PUSH_Ф1及PUSH_Φ2以及相弹出信号POP_Ф1及POP_Φ2，因此，当该等信号致能时，4个存储单元皆被施加该致能的信号，而其输入及输出则是分别逐级串联至资料输入端11及资料输出端12，因此，在推入资料时，资料是从最顶层D3逐级推至最底层D0，而在弹出资料时，则从最顶层D3最先弹出。存储阵列20的操作包括推入数据及弹出资料，每一次推入或弹出包括两相。以单元D3为例说明，在推入资料时，在第一相中，由第一相推入信号PUSH_Ф1打开晶体管21，而其它3个晶体管22、23及24则仍保持关闭，因此，来自资料输入端11的资料输入信号DATA_IN被反相后储存在节点25，接着，在第二相中，由第二相推入信号PUSH_Φ2打开晶体管23，而晶体管21、22及24为关闭，因此，储存在节点25的信号被反相后储存至节点26。换言之，在D3中，资料输入信号DATA_IN所表示的资料以两个彼此互补的信号的形式分别储存在节点26及25。在下一笔资料推入D3时，储存在D3的资料将依循前述的方式推入D2中。在D3中，在晶体管21与节点25之间设有栓锁27，而在晶体管23与节点26之间也设有栓锁28，此二栓锁27及28用来在资料转移时将信号反相以及栓住信号，以便完成稳定的操作。在弹出资料时，在第一相中，由第一相弹出信号POP_Φ1打开晶体管22，而晶体管21、23及24为关闭，因此储存在节点25的信号被反相器50反相后从资料输出端12送出，同时，储存在D2中的资料的反相信号被栓锁28反相后转移至D3中的节点26，接着，在第二相中，由第二相弹出信号POP_Φ2打开晶体管24，而晶体管21、22及23为关闭，因此储存在节点26的信号被栓锁27反相后转移至节点25。换言之，在弹出D3的资料时，储存在D2的资料也同时向上弹出至D3中。图3为图2中的相控制器30的实施例，其包括推入控制器31及弹出控制器32。在推入控制器31中，第一相推入控制器33根据推入信号PUSH及第一相信号Φ1决定第一相推入信号PUSH_Φ1，而第二相推入控制器34根据推入信号PUSH及第二相信号Φ2决定第二相推入信号PUSH_Φ2。在弹出控制器32中，第一相弹出控制器35根据弹出信号POP及第一相信号Φ1决定第一相弹出信号POP_Φ1，而第二相弹出控制器36根据弹出信号POP及第二相信号Φ2决定第二相弹出信号POP_Φ2。第一相推入控制器33包括反相器37连接推入信号PUSH产生其互补信号，两个面对面并联的晶体管组成的传输闸38的两个控制闸门分别连接推入信号PUSH及其互补信号，反相器37的输出也连接至晶体管39的控制闸，传输闸38的输入连接第一相信号Φ1，其输出则连接晶体管39的输出。在推入信号PUSH为高态时，如果第一相信号Φ1为高态，则第一相推入信号PUSH_Φ1为高态，反之，如果第一相信号Φ1为低态，则第一相推入信号PUSH_Φ1为低态。第二相推入控制器34、第一相弹出控制器35及第二相弹出控制器36的操作原理亦同。要言之，相控制器30根据相信号Φ1及Φ2将一个推入周期分割为两相，以及将一个弹出周期分割为两相，以便操作存储阵列20。再参照图2，为了在推入或弹出操作时资料不会直接贯穿存储单元，要求两本文档来自技高网...

【技术保护点】
一种堆栈暂存器，其特征在于，包括：一相产生器，从一时钟信号产生不重叠的二相信号；一相控制器，根据该二相信号及一对推入信号与弹出信号产生二相推入信号与二相弹出信号；以及一存储阵列，受控于该二相推入信号与二相弹出信号，以 将一数据从一数据输入端推入该存储阵列中，或从该存储阵列中弹出一数据至一数据输出端。

【技术特征摘要】
1.一种堆栈暂存器，其特征在于，包括一相产生器，从一时钟信号产生不重叠的二相信号；一相控制器，根据该二相信号及一对推入信号与弹出信号产生二相推入信号与二相弹出信号；以及一存储阵列，受控于该二相推入信号与二相弹出信号，以将一数据从一数据输入端推入该存储阵列中，或从该存储阵列中弹出一数据至一数据输出端。2.如权利要求1所述的堆栈暂存器，其特征在于，该相产生器包括一串反相器，连接该时钟信号，该串反相器含有第一反相器及第二反相器分别引出第一信号及第二信号；第一逻辑闸，从该第一信号产生该二相信号中的第一相信号；以及第二逻辑闸，从该第二信号产生该二相信号中的第二相信号。3.如权利要求2所述的堆栈暂存器，其特征在于，该相控制器包括一推入控制器，从该第一相信号及推入信号产生该二相推入信号；以及一弹出控制器，从该第二...

【专利技术属性】
技术研发人员：方智仁，
申请(专利权)人：义隆电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]