相位变化随机访问存储装置制造方法及图纸

一种相位变化随机访问存储装置，包括连接到写电路和读电路的全局位线；多条局部位线，其中每条被连接到多个相位变化存储单元；以及多个列选择晶体管，选择性地将该全局位线连接到多条局部位线中的每一条。每个列选择晶体管具有取决于与该写电路和该读电路距离的电阻。

【技术实现步骤摘要】

本专利技术一般地涉及相位变化随机访问存储装置。
技术介绍
相位变化随机访问存储器(PRAMs)是使用相位变化材料，例如Ge-Sb-Te(GST)，存储数据的非易失性存储装置。根据其结晶或非结晶相位展示不同电阻值的相位变化材料，通过设置该材料相位的热处理而被编程。PRAM的相位变化材料在它的结晶状态展示相对低的电阻，而在它的非结晶状态展示相对高的电阻。在传统术语中，低电阻结晶状态被称为‘设置’状态并被指定逻辑“0”，而高电阻非结晶状态被称为‘重置’状态并被指定逻辑“1”。在相位变化材料的场合中，术语“结晶”与“非结晶”是相对的术语。也就是说，当相位变化存储单元被称为处于其结晶状态时，本领域技术人员将明白该单元的相位变化材料较其非结晶状态具有顺序更好的结晶结构。在其结晶状态的相位变化存储单元不需要是完全结晶，而在其非结晶状态的相位变化存储单元不需要是完全非结晶。通常，PRAM的相位变化材料被该材料的在相对短的时间周期内超过其熔点温度的焦耳热重置为非结晶状态。另一方面，通过在较长的时间周期内低于其熔点温度加热该材料，该相位变化材料被设置为结晶状态。在每种情况下，该材料被允许在热处理后冷却到其原来的温度。然而，通常当相位变化材料被重置为其非结晶状态时冷却发生得更加迅速。在读操作中，一给定读电流被提供给选择的存储单元，并且根据该单元的电压使用读出放大器识别该存储单元的“1”或“0”电阻状态。为了增加相位变化存储装置的容量和集成度，该相位变化存储装置可以被实现为具有一全局位线和多个局部位线的层次位线结构。在这种情况下，连接到远离写电路和/或读电路的局部位线的相位变化存储单元和连接到邻近写电路和/或读电路的局部位线的相位变化存储单元之间的物理长度是不同的。因此，注意，寄生电阻出现在全局位线上，从写电路和/或读电路延伸到所选择的存储单元的路径的电阻根据所选择的相位变化存储单元的位置而变化。因此，由于该电阻变化，连接到远离写和/或读电路的局部位线的相位变化存储单元具有比连接到邻近写和/或读电路的局部位线的相位变化存储单元更少量的写或读电流。在读和/或写电流上的这些变化可以导致读和/或写失败。
技术实现思路
根据本专利技术的一个方面，提供了一种相位变化随机访问存储装置，包括连接到写电路和读电路的全局位线；多条局部位线，每条局部位线连接到多个相位变化存储单元；以及多个列选择晶体管，选择性地将该全局位线连接到多条局部位线中的每一条，每个列选择晶体管具有根据到写电路和读电路的距离而变化的电阻。根据本专利技术的另一方面，提供了一种相位变化随机访问存储装置，包括多个存储块，每个存储块具有多个相位变化存储单元；连接到写电路和读电路的全局位线，并在一个方向上延伸使得该全局位线被多个存储块共享；多条局部位线，其中每条都在一个方向上延伸并连接到多个相位变化存储单元；以及多个列选择晶体管，选择性地将该全局位线连接到多条局部位线中的每一条以及存储块，对应于存储块的每个列选择晶体管具有根据写电路和读电路之间的距离而变化的电阻。根据本专利技术的又一方面，提供了一种相位变化随机访问存储装置，包括集群成至少两组的多个存储块，每个存储块具有多个相位变化存储单元；连接到写电路和读电路的全局位线，并在一个方向上延伸使得该全局位线被多个存储块共享；多条局部位线，其中每条都在一个方向上延伸并连接到多个相位变化存储单元；以及多个列选择晶体管，选择性地将该全局位线连接到多条局部位线中的每一条以及存储组，对应于存储组的每个列选择晶体管具有根据写电路和读电路之间的距离而变化的电阻。附图说明根据下面参考附图对优选实施例的描述，本专利技术的上述和其它特征以及优点将变得更加明显，其中图1和2是根据本专利技术第一实施例的相位变化随机访问存储装置的框图和电路图；图3是解释根据本专利技术实施例的相位变化随机访问存储装置的写操作的电路图； 图4是解释引起相位变化存储单元的相位变化材料相位转变的条件的图；图5是解释根据本专利技术实施例的相位变化随机访问存储装置的读操作的电路图；图6是说明相位变化存储单元的设置电阻和重置电阻分布的图；图7根据本专利技术第二实施例的相位变化随机访问存储装置的框图；图8是根据本专利技术第三实施例的相位变化随机访问存储装置的列选择晶体管和放电晶体管的截面图；图9是根据本专利技术第四实施例的相位变化随机访问存储装置中相位变化存储单元的电路图；以及图10是包括根据本专利技术实施例的相位变化随机访问存储装置的便携式媒体系统的示意性框图。具体实施例方式通过参考下面对优选实施例和附图的详细描述，本专利技术和实现该专利技术的方法的优点和特征将更加易于理解。然而，本专利技术可以以多种不同的形式实施且不应当被解释为限制于这里提出的实施例。相反，提供这些实施例是为了使本公开内容是彻底和全面的并向本领域技术人员充分转达本专利技术的概念。在整个说明书中相同的参考标记表示相同的元件。在下面的描述中，术语“和/或”包括每个和至少一个参考项的组合。现在参考显示本专利技术优选实施例的附图，本专利技术将被更充分地描述。图1和2是根据本专利技术第一实施例的相位变化随机访问存储装置的框图和电路图。在本专利技术的优选实施例中，具有4个存储体的相位变化随机访问存储装置借助于例子被描述，但本专利技术并不局限于此。参见图1，相位变化随机访问存储装置1包括第一到第四存储体100_1到100_4、行译码器10_1和10_2、列译码器20_1和20_2以及输入/输出(I/O)电路30_1到30_4。第一到第四存储体100_1到100_4中的每一个包括以矩阵形式排列的多个相位变化存储单元以及多个存储块BLKi(i为0到7)。虽然在上面描述中存储体100_1到1004中的每一个都包括8个存储块BLKi，但它可以包含不同数量的存储块。行译码器10_1和10_2分别相应于两个存储体100_1和100_2以及100_3和100_4排列，以在第一到第四存储体100_1到100_4中指定行地址。例如，行译码器10_1可以在第一和第二存储体100_1和100_2中选择行地址。列译码器20_1和20_2分别相应于两个存储体100_1和100_3以及100_2和100_4排列，以在第一到第四存储体100_1到100_4中指定列地址。例如，列译码器20_1可以在第一和第三存储体100_1和100_3中选择列地址。I/O电路30_1到30_4相应于每个存储体100_1到100_4排列，和将数据写入合适的存储体30_1到30_4/或从合适的存储体30_1到30_4读出数据。虽然没有显示在图1中，但I/O电路30_1到30_4中的每一个可以包括写电路和/或读电路。I/O电路30_1到30_4的配置将在后面参考图3和5详细描述。参考图2，存储体100_2包括多个存储块BLKi(i为0到7)、多条全局位线GBLj(j为0到n)以及多条局部位线BL0到BL3、列选择晶体管YSELk(k为0到7)以及放电晶体管DCHk(k为0到7)。多个存储块BLKi包括多个布置在多条字线WL0、WL1、WLm和WLp以及多条位线相交位置的相位变化存储单元101到116。特别地，位线被排列以形成包括多条全局位线GBLj和多条局部位线BL0到BL3的层次结构。更详细地，多条全局位线GBLj被连接到I/O电路30_2且在一个方向本文档来自技高网...

【技术保护点】
一种相位变化随机访问存储装置包括：　　　　连接到写电路和读电路的全局位线；　　　　多条局部位线，每条被连接到多个相位变化存储单元；以及　　　　多个列选择晶体管，选择性地将该全局位线连接到多条局部位线中的每一条，每个列选择晶体管具有取决于与该写电路和该读电路的距离的电阻。

【技术特征摘要】
KR 2005-8-10 73414/051.一种相位变化随机访问存储装置包括连接到写电路和读电路的全局位线；多条局部位线，每条被连接到多个相位变化存储单元；以及多个列选择晶体管，选择性地将该全局位线连接到多条局部位线中的每一条，每个列选择晶体管具有取决于与该写电路和该读电路的距离的电阻。2.如权利要求1的相位变化随机访问存储装置，其中远离该写电路和该读电路的列选择晶体管的电阻小于靠近该写电路和该读电路的列选择晶体管的电阻。3.如权利要求2的相位变化随机访问存储装置，其中远离该写电路和该读电路的列选择晶体管大于靠近该写电路和该读电路的列选择晶体管。4.如权利要求2的相位变化随机访问存储装置，其中掺入远离该写电路和该读电路的列选择晶体管的通道区域的杂质浓度高于掺入靠近该写电路和该读电路的列选择晶体管的通道区域的杂质浓度。5.如权利要求1的相位变化随机访问存储装置，进一步包括放电局部位线的电压的放电晶体管。6.如权利要求5的相位变化随机访问存储装置，其中该列选择晶体管被布置在与该放电晶体管不同的层中。7.如权利要求1的相位变化随机访问存储装置，其中该相位变化存储单元包括可变电阻器和控制流过该可变电阻器的电流的控制元件，该可变电阻器包含具有第一和第二电阻的相位变化材料。8.如权利要求7的相位变化随机访问存储装置，其中该相位变化材料包括锗(Ge)、锑(Sb)以及碲(Te)。9.如权利要求7的相位变化随机访问存储装置，其中该控制元件是串联到该可变电阻器的二极管。10.一种相位变化随机访问存储装置包括多个存储块，每个具有多个相位变化存储单元；连接到写电路和读电路的全局位线，并在一个方向上延伸以被多个存储块共享；多条局部位线，每条都在一个方向上延伸并连接到多个相位变化存储单元；以及多个列选择晶体管，选择性地将该全局位线连接到多条局部位线，每个对应于存储块的列选择晶体管具有取决于该写电路和该读电路与对应的存储块之间距离...

【专利技术属性】
技术研发人员：赵佑荣，徐钟洙，金翼喆，文荣国，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]