用于编程非易失性存储器单元的存储器系统和方法技术方案

在其中以两遍或两遍以上循序编程对存储器单元进行编程的非易失性存储器编程方案中，当在第二遍编程期间没有足够的主机数据对至少某些存储器单元进行编程时，某些存储器单元可能被编程为错误的阈值电压。这可通过修改编程方案来防止发生这种情况。在一种实施方案中，这是通过以下方法实现的：选择不会使存储器单元在第二遍编程期间被编程为错误的阈值电压的编码方案，或根据不会使单元被编程为错误状态的替代性数据来编程存储器单元。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及例如电可擦可编程只读存储器(EEPROM)和快闪EEPROM的非易失性半导体存储器，且特定来说涉及具有改进的部分页编程能力的非易失性半导体存储器。
技术介绍
能够进行电荷的非易失性存储的固态存储器，尤其是封装成较小的形状因数(formfactor)卡的EEPROM和快闪EEPROM的形式的固态存储器，目前已经变成多种移动和手持设备、特别是信息家电和消费型电子产品中选择的存储器。嵌入式与具有可拆卸卡的形式的快闪存储器由于其小尺寸、低功耗、高速和高可靠性特征而理想地适用于移动和手持环境中。EEPROM利用在场效晶体管结构中位于一半导体衬底中源极区与漏极区之间的沟道区上的浮动(未连接)导电栅。然后在所述浮动栅上提供一控制栅。晶体管的阈值电压特性由浮动栅上保留的电荷量控制。也就是说，对于浮动栅上的给定电平的电荷，具有在晶体管“开启”之前必须施加到控制栅的对应电压(阈值)以允许其源极区与漏极区之间的导通。浮动栅可保持一电荷范围，因此可被编程为阈值电压窗内的任意阈值电压电平。阈值电压窗的尺寸由器件的最小和最大阈值电平划定界限，所述最小和最大阈值电压又对应于可编程到浮动栅上的电荷的范围。阈值窗一般取决于存储器器件的特性、操作条件和记录而定。窗内的每一独特的、可分辨的阈值电压电平范围原则上可用于指定单元的明确的存储器状态。通常通过两种机制中的一种将用作存储单元的晶体管编程为“已编程”的状态。在“热电子注入”中，施加到漏极的高电压加速了通过衬底沟道区的电子。同时，施加到控制栅的高电压将热电子牵拉穿过一薄的栅极电介质而到达浮动栅上。在“隧穿注入(tunneling injection)”中，相对于衬底将一高电压施加到控制栅。这样，电子从衬底被牵拉到插入的浮动栅。存储器件可通过许多机制来擦除。对于EEPROM，通过相对于控制栅将一高电压施加到衬底以诱导浮动栅中的电子隧穿一薄氧化物而到达衬底沟道区(即，Fowler-Nordheim隧穿)，存储单元可电擦除。通常，EEPROM可逐字节地擦除。对于快闪EEPROM，存储器可同时电擦除所有区块或每次电擦除一个或一个以上区块，其中一个区块可由512个字节或更多存储器组成。非易失性存储器单元的实例存储器件通常包括一个或一个以上可安装在卡上的存储器芯片。每一存储器芯片包括由外围电路(例如解码器以及擦除、写入和读取电路)支持的存储器单元的阵列。更复杂的存储器件还带有执行智能和较高级的存储器操作和接口连接的控制器。目前使用的有许多商业上成功的非易失性固态存储器器件。这些存储器器件可使用不同类型的存储器单元，每一类型都具有一个或一个以上存储元件。图1A至图1E示意性说明非易失性存储器单元的不同实例。图1A示意性说明具有用于存储电荷的浮动栅的EEPROM单元形式的非易失性存储器。电可擦可编程只读存储器(EEPROM)具有类似于EPROM的结构，但额外提供一种机制，用于在不需要曝露至UV辐射的情况下在施加适当电压下从其浮动栅电载入和移除电荷。在美国专利第5,595,924号中给出制造这些存储器的这些单元和方法的实例。图1B示意性说明具有一选择栅和一控制或导引栅的快闪EEPROM单元。存储器单元10具有一位于源极14与漏极16扩散部分之间的“分沟道(split-channel)”12。由串联的两个晶体管T1和T2有效地形成一单元。T1用作存储器晶体管，其具有浮动栅20和控制栅30。浮动栅能够存储可选量的电荷。可流过沟道的T1部分的电流量取决于控制栅30上的电压和驻存在介入浮动栅20上的电荷量。T2用作具有选择栅40的选择晶体管。当T2由选择栅40处的电压开启时，其允许沟道的T1部分中的电流在源极与漏极之间通过。选择晶体管提供沿着源极-漏极沟道的独立于控制栅处的电压的切换。一个优点是其可用于关断那些由于其浮动栅处的电荷耗尽(正)而在零控制栅电压下仍然导通的单元。另一优点是其允许源极侧注入编程更容易实施。分沟道存储器单元的一个简单的实施例是选择栅与控制栅连接到相同的字线，如图1B中虚线示意性指示。这是通过将一电荷存储元件(浮动栅)定位在沟道的一个部分上并将一控制栅结构(字线的一部分)定位在另一沟道部分上以及所述电荷存储元件上来完成。这有效地形成具有串联的两个晶体管的单元，其中具有电荷存储元件上的电荷量与字线上的电压的组合的一个晶体管(存储器晶体管)控制可流过其沟道的部分的电流量，且单独具有字线的另一晶体管(选择晶体管)用作其栅极。在美国专利第5,070,032号、第5,095,344号、第5,315,541号、第5,343,063号和第5,661,053号中给出这些单元的实例、它们在存储器系统中的使用和它们的制造方法。图1B中展示的分沟道单元的更精细的实施例是选择栅与控制栅是独立的且没有由其之间的虚线连接的情况。一种实施方案是将在一单元阵列中的一列控制栅连接到垂直于字线而行进的控制(或导引)线。其作用是在读取或编程选定单元时使字线不必同时执行两种功能。这两种功能是(1)用作选择晶体管的栅极，因此需要适当的电压来开启和关断选择晶体管；和(2)通过耦合在字线与电荷存储元件之间的电场(电容性)将电荷存储元件的电压驱动到所需电平。常难以用单个电压以最佳方式执行这两种功能。通过控制栅与选择栅的单独控制，字线仅需要执行功能(1)，而添加的控制线执行功能(2)。这种能力允许设计较高性能的编程，其中编程电压适合目标数据。例如在美国专利第5,313,421号和第6,222,762号中描述在快闪EEPROM阵列中使用独立的控制(或导引)栅。图1C示意性说明具有双浮动栅和独立的选择与控制栅的另一快闪EEPROM单元。除了有效地具有串联的三个晶体管之外，存储器单元10类似于图1B的存储器单元。在这种类型的单元中，两个存储元件(即，T1-左和T1-右的存储元件)包括在源极与漏极扩散部分之间的单元的沟道上，其之间具有选择晶体管T1。存储器晶体管分别具有浮动栅20与20′，和控制栅30与30′。选择晶体管T2由选择栅40控制。在任意时间，仅存取所述成对存储晶体管中的一个以用于读取或写入。当存取存储单元T1-左时，T2与T1-右开启以允许沟道的T1-左的部分中的电流在源极与漏极之间通过。类似地，当存取存储单元T1-右时，T2和T1-左开启。通过使选择栅多晶硅的一部分紧密接近浮动栅并将一实质上为正的电压(例如20V)施加到选择栅以使得存储在浮动栅内的电子可隧穿到选择栅多晶硅来实现擦除。图1D示意性说明组织成NAND单元的一串存储器单元。NAND单元50由一系列由其源极和漏极菊链(daisy-chain)的存储器晶体管M1、M2、...、Mn(n＝4，8，16或更大)组成。一对选择晶体管S1、S2控制所述存储晶体管链通过NAND单元的源极端子54和漏极端子56与外部的连接。在一存储器阵列中，当源极选择晶体管S1开启时，源极端子耦合到一源极线。类似地，当漏极选择晶体管S2开启时，NAND单元的漏极端子耦合到存储器阵列的位线。链中的每一存储器晶体管具有一电荷存储元件以存储给定量的电荷以便表示希望的存储器状态。每一存储晶体管的控制栅提供对读取和写入操作的控制。选择晶体管S1、S2中的每一者的控制栅提供分别通本文档来自技高网...

【技术保护点】
一种对一类型的非易失性存储器单元进行编程的方法，所述非易失性存储器单元存储数据作为其电荷存储元件中对应的不同电荷电平，所述元件的所述电荷存储电平在所述编程之前处于一重置电荷存储电平分布，所述方法包括：在至少两遍编程中对所述电荷存储元件进行编程，其中在一第一遍编程期间，将所述元件中的选定元件编程为一第一存储电平分布，且在一随后的第二遍编程期间，将所述处于重置电荷存储电平分布的所述元件中的选定元件编程为一第二存储电平分布，并将处于所述第一存储电平分布的所述元件中的选定元件编程为一第三存储电平分布，所述第二存储电平分布处于所述重置与所述第一存储电平分布之间；其中当在所述第二遍编程期间没有足够的主机数据对所述元件中的至少一者进行编程而所述至少一个元件在所述第一遍编程期间已被编程为所述第一存储电平时，所述编程使得在所述第二遍编程之后所述至少一个元件的所述电荷存储电平低于所述第三存储电平分布的所述电荷存储电平。

【技术特征摘要】
【国外来华专利技术】US 2004-4-23 10/830,8241.一种对一类型的非易失性存储器单元进行编程的方法，所述非易失性存储器单元存储数据作为其电荷存储元件中对应的不同电荷电平，所述元件的所述电荷存储电平在所述编程之前处于一重置电荷存储电平分布，所述方法包括在至少两遍编程中对所述电荷存储元件进行编程，其中在一第一遍编程期间，将所述元件中的选定元件编程为一第一存储电平分布，且在一随后的第二遍编程期间，将所述处于重置电荷存储电平分布的所述元件中的选定元件编程为一第二存储电平分布，并将处于所述第一存储电平分布的所述元件中的选定元件编程为一第三存储电平分布，所述第二存储电平分布处于所述重置与所述第一存储电平分布之间；其中当在所述第二遍编程期间没有足够的主机数据对所述元件中的至少一者进行编程而所述至少一个元件在所述第一遍编程期间已被编程为所述第一存储电平时，所述编程使得在所述第二遍编程之后所述至少一个元件的所述电荷存储电平低于所述第三存储电平分布的所述电荷存储电平。2.根据权利要求1所述的方法，其中所述编程包括将主机数据载入一数据缓冲器中，和根据所述数据缓冲器中的所述数据将电压耦合到所述元件以将所述元件编程为选定的存储电平，所述编程进一步包括在所述第一遍编程之后将数据载入所述数据缓冲器中，使得在所述元件中，在所述数据缓冲器中没有对应的主机数据的那些元件在所述第二遍编程期间不会被编程。3.根据权利要求2所述的方法，其中在所述第一遍编程之后载入所述数据缓冲器中的所述数据不是来自一主机。4.根据权利要求2所述的方法，其中在所述第一遍编程之后载入所述数据缓冲器中的所述数据对应于所述重置电荷存储电平分布。5.根据权利要求2所述的方法，其中在所述第一遍编程之后载入所述数据缓冲器中的所述数据使得在所述数据缓冲器中没有对应数据的所述元件的编程在所述第二遍编程期间被禁止。6.根据权利要求2所述的方法，其中通过并非单独控制的感测电路来编程在所述数据缓冲器中没有对应主机数据的所述元件的所述电压电平和在所述数据缓冲器中具有对应主机数据的所述元件的所述电压电平。7.根据权利要求2所述的方法，其中所述元件被分为复数个群组，且复数个旗标电荷存储单元中的每一者均用于存储旗标数据，所述旗标数据指示所述复数个群组中的一对应群组的所述元件是否已在所述第二遍编程中被编程，所述方法进一步包括读取存储在所述复数个群组元件中的存储电平，其中通过将不同的读取电压耦合到所述元件来读取存储在所述群组之一中至少某些所述元件中的每一个中的所述存储电平以获得复数个读取值；将所述复数个读取值存储在存储器件中；和根据存储在对应于所述群组之一的所述旗标电荷存储单元中的所述旗标数据而仅选择所述复数个读取值中的一者来表示存储在所述至少某些元件中的每一者中的主机数据。8.根据权利要求2所述的方法，其中所述元件被分为复数个群组，且每一群组包括至少一个用于存储旗标数据的旗标电荷存储单元，所述旗标数据指示所述群组的元件是否已在所述第二遍编程中被编程，在所述复数个群组的至少两者中的所述元件由一共用字线控制，其中所述读取是读取所述旗标电荷存储单元中存储的所述旗标数据，使得在所述旗标数据指示在所述至少两个群组的一第一群组中的所述元件已在所述第二遍编程中被编程且所述至少两个群组的一第二群组中的所述元件在所述第二遍编程中未被编程时，所述读取是通过将不同序列的读取电压耦合到所述第一和第二群组中的所述元件来读取存储在所述第一和第二群组的元件中的存储电平。9.根据权利要求8所述的方法，其中由所述第一和第二群组中所述元件中的每一者的存储电平表示的数据包括二进制值的至少一第一和一第二变量的一有序集合，所述有序集合也用于对所述元件进行编程，其中在所述第一遍编程期间所述元件将被编程达到的所述存储电平是根据所述第一变量的至少一值来确定的，且在所述第二遍编程期间所述元件将被编程达到的所述存储电平是根据所述第二变量的至少一值来确定的，且其中所述读取仅将一个读取电压耦合到所述第一群组中的元件以提供由所述存储电平表示的所述第一变量的值，并将两个不同的读取电压耦合到所述第二群组中的元件以提供由所述存储电平表示的所述第一变量的值。10.根据权利要求8所述的方法，其中所述读取是读取对应于所述至少两个群组的所述旗标电荷存储单元中存储的所述旗标数据，使得当所述旗标数据指示由所述共用字线控制的所述元件中的某些但不是全部元件已在所述第二遍编程中被编程时，分配更多时间以用于所述第二遍编程中未被编程元件的所述读取。11.根据权利要求10所述的方法，其中所述旗标电荷存储单元沿所述字线定位，以指示沿所述字线的所述复数个群组中所述至少两者的元件是否已在所述第二遍编程期间被编程，且当所述旗标数据指示由所述字线控制的所述群组中的一个或一个以上群组在所述第二遍编程期间未被编程时，以一方式产生一忙信号以在将要读取在所述第二遍编程中未被编程的元件时向一用户指示预期要更多的等待时间。12.根据权利要求2所述的方法，其中由所述元件中每一者的存储电平表示的数据包括二进制值的至少一第一和一第二变量的一有序集合，所述有序集合也用于对所述元件进行编程，其中在所述第一遍编程期间所述元件将被编程达到的所述存储电平是根据所述第一变量的至少一值来确定的，且在所述第二遍编程期间所述元件将被编程达到的所述存储电平是根据所述第二变量的至少一值来确定的，所述方法进一步包括通过将不同的读取电压耦合到所述元件来读取所述元件的存储电平以提供由所述存储电平表示的所述第二变量的值，其中对于一第一读取电压，所述第二变量的一第一值指示在所述读取期间所述元件中的电流低于一阈值，且所述第二变量的一第二值指示在所述读取期间所述元件中的电流高于所述阈值，且对于一第二读取电压，所述第二变量的所述第一值指示在所述读取期间所述元件中的电流高于所述阈值，且所述第二变量的所述第二值指示在所述读取期间所述元件中的电流低于所述阈值。13.根据权利要求12所述的方法，其中所述第一读取电压位于所述重置电平与所述第二存储电平之间，且所述第二读取电压位于所述第一与第三存储电平之间。14.根据权利要求2所述的方法，其中所述元件被分为复数个群组，且复数个旗标电荷存储单元中的每一者均用于存储旗标数据，所述旗标数据指示所述复数个群组中的一对应群组的所述元件是否已在所述第二遍编程中被编程，所述方法进一步包括以高速缓冲存储器时序读取存储在所述复数个群组元件中的存储电平，所述高速缓冲存储器时序包括伪时间周期，其中用于读取在所述第二遍编程中未被编程的所述群组之一中所述元件中存储的所述存储电平的所述伪时间周期长于用于读取已在所述第二遍编程中被编程的所述群组中另一者中的所述元件中存储的所述存储电平的所述伪时间周期。15.根据权利要求2所述的方法，其中所述元件被分为复数个群组，每一群组包括至少一个旗标电荷存储单元用于存储旗标数据，所述旗标数据指示所述群组的元件是否已在所述第二遍编程中被编程，所述复数个群组中的至少两者由一共用字线控制，所述方法进一步包括当所述第二遍编程期间存在足够的主机数据对所述至少两个群组的至少一者但不是全部进行编程时，存储或改变所述至少两个群组中的所述旗标电荷存储单元中的至少...

【专利技术属性】
技术研发人员：李彦，玉品卡温方，三轮徹，
申请(专利权)人：桑迪士克股份有限公司，
类型：发明
国别省市：US[美国]