对存储器元件进行编程的系统及方法技术方案

一种多电平单元（ＭＬＣ），可通过如每一单元中两端的每一端储存两比特来储存４比特。每一端可以储存，如四种不同电流电平状态，其通过在编程期间空穴注入如氮化层中的数目来决定。在一个提供的电位下，当更多的空穴注入，则电流减少。因此，电流可以是低的，在一实施例中通过使用电流放大器得到益处，此电流放大器可以是双极结型晶体管（ＢＪＴ）、金属氧化物半导体晶体管（ＭＯＳ）或其他类型的元件。

【技术实现步骤摘要】

本专利技术一般关于半导体存储器元件，尤其是关于允许每一个单元有多个比特的半导体存储器元件。现有技术带-带(BTB)PHINES存储器单元为每一个单元可以储存两比特的一种存储器单元。一比特可以储存在晶体管的源极端，而另一比特可以储存在晶体管的漏极端。在这些存储器单元中，每一比特可以具有两种状态一种为高电流状态，以逻辑“1”表示，一种为低电流状态，以逻辑“0”表示。借助于检测通过单元的电流及决定此电流是否高于或低于一临界值，以读取存储器单元的每一端。编程及读取BTB-PHINES存储器单元可参考图1A及图1B，如下详细说明。图1A说明BTB-PHINES存储器单元100，图1B图说明擦除及编程单元的检测电流。存储器单元100包含一个硅衬底102，其余的存储器元件可以制造在此基底材料之上。通过掺杂硅衬底可以建立两个n+区域104及106，这些区域104及106可以作为存储器单元100的源极及漏极。之后，ONO(氧化-氮化-氧化物)层108可以沉积于硅衬底102的n+区域104及106之间，且多晶硅层(未显示)可以沉积在ONO层108的顶部上，以形成存储器单元100的栅极。ONO层108可以包含一个氮化(n)层110，其可捕捉电荷，且夹在两氧化硅层之间。存储器单元100可以配置为储存数据，通过“编程”及“擦除”包含存储器单元100的存储器单元来储存数据。在擦除状态，少量的″空穴″(即空穴较电子少)在氮化层110中。当少量的空穴存在氮化层110中，更多的电流通过晶体管，如从衬底到源极或从衬底至漏极。通过热空穴注入氮化层110可以实现编程存储器单元。当较少空穴注入氮化层110，则较少电子存在氮化层110中。当较少电子存在氮化层110，则在氮化层110的负电荷较少。因此，在较多空穴注入氮化层110时，氮化层110呈现较正电荷。当氮化层110变得越来越正电荷时，则为栅极带来更负的电位，以提供一定量的电流通过。因此，对于提供的栅极及漏极或漏极及源极电位，当越多的空穴注入氮化层110中，则越少电流流经。在编程操作期间，注入空穴以补偿或与储存的电子重新结合。电子及空穴共同存在存储器单元中。在编程状态，空穴的数目多于电子的数目。在擦除状态，电子的数目多于空穴的数目。如前所述，擦除单元的BTB电流高于编程单元的BTB电流，因此，通过将每一单元的每一端的电流与临界值，如衬底至漏极或衬底至源极的电流临界值相比较，可以决定已编程或未编程的每一单元的每一端的状态。在PHINES存储器元件，在氮化层110累积的电荷可以通过公知的Fowler-Nordheim(负富勒—诺得汉)注入而擦除。在擦除循环期间，擦除电位施加在存储器单元100的源极、漏极、栅极及主体，产生电子穿隧通过ONO层的底或顶氧化阻挡层，进入氮化层110。这些电子可以在编程期间补偿注入氮化层110的电荷。通过底或顶氧化阻挡层的隧道发生在高电场存在时，而此高电场通过擦除电位施加于存储器单元100时建立，且为一种量化机械隧道的形式。图1B说明存储器单元100的读取操作。如图所示，在读取期间，可以将2伏特的读取电位施加于源极106，而将-10伏特的读取电位施加于栅极，且漏极104可以是浮动的。之后，可以监控产生的源极电流，以决定存储器单元100是否已经编程。如果存储器单元已编程，则电流将降低，如图1B所示。另一方面来说，如果存储器单元已擦除，则电流将相对高，如图1B所示。通过切换漏极及源极的电位及监控漏极电流，可以读取存储器单元100的另一端。然而，每一个单元储存两个比特将会增加存储器的密度，电子元件所需的施加及数据会持续增加，甚至大于公知的存储器元件所提供的密度需求。
技术实现思路
一种多电平单元(MLC)技术通过如每一PHINES单元中两端的每一端储存两比特，使得每一单元可以储存4比特。每一端可以储存，如四种不同电流电平状态，其可通过编程期间空穴注入如氮化层中的数目决定。一方面来说，电流放大器可用于检测与不同电荷状态相关的电流电平。电流放大器可以是BJT、MOS或其他类型的元件。另一方面来说，多个检测电位可用于检测不同的状态。之后，将回应不同的检测电位所产生的电流与单一参考电平相比较。另一方面来说，之后，检测电位可用于且产生的电流可与多个参考电平相比较，以检测不同的状态。在具体实施例方式的段落中详细说明本专利技术的这些及其他特征、方面及实施例。附图说明为了使本专利技术有更完整的了解，因此，参考下列的详细说明及附图，其中 图1A说明BTB-PHINES存储器单元；图1B说明图1A的存储器单元的读取操作；图2A为根据本专利技术的一个实施例，说明一个存储器单元；图2B为根据本专利技术的一个实施例，说明图2A的存储器单元的读取操作；图3为根据图2B的实施例，说明读取图2A的存储器单元的方法的流程图；图4为根据本专利技术的另一实施例，说明图2A的存储器单元的读取操作；图5为根据图4的实施例，说明读取图2A的存储器单元的方法的流程图；图6为根据本专利技术的一个实施例，说明编程图2A的存储器单元的方法的流程图；图7为根据本专利技术的一个实施例，说明包含在一个存储器元件的电流放大器，其中此存储器元件包含图2A的存储器单元；图8为根据本专利技术的另一实施例，说明包含在一个存储器元件的电流放大器，其中此存储器元件包含图2A的存储器单元；图9为根据本专利技术的另一实施例，说明包含在一个存储器元件的电流放大器，其中此存储器元件包含图2A的存储器单元；图10为根据本专利技术的另一实施例，说明包含在一个存储器元件的电流放大器，其中此存储器元件包含图2A的存储器单元；以及图11为根据本专利技术的另一实施例，说明包含在一个存储器元件的编程及检测电路，其中此存储器元件包含图2A的存储器单元。具体实施例方式图2A说明根据在此述及的系统及方法的一个实施例，一存储器单元200的图式。图2A包含一个存储器单元200，举例来说，通过使用一多电平单元(MLC)配置，每一单元可以储存四比特。MLC技术的优点为在一个晶体管单元的电荷储存结构中储存多个电荷电平。之后，这些不同的电平层可用于代表单元中多个比特，因此每个单元可以储存多个比特，增加密度并减少实际体积。建立MLC是通过在编程期间改变空穴注入的数目，且借此改变提供的栅极至漏极或栅极至源极的电压时的电流流动，且在编程期间，更多的空穴注入会导致较少电流流动。如同之前讨论的PHINES存储器单元，不同的电流电平层可以代表不同的逻辑状态，然而，逻辑状态的数目可以借助于MLC而增加。在图2A的实施例中，每一存储器单元200具有两储存端202及204，举例来说，每一储存端202及204将在不同状态的埋藏电荷产生的4种不同电荷状态储存于捕捉层206中。4种不同的电荷状态的每一状态可以代表4种不同的2比特图案(11，10，00，01)之一。因此，2比特可以储存在每一储存端202及204，且4比特可以储存在存储器单元200中。图2B说明关于存储器单元200，在不同电荷状态及不同栅极电位时的源极或漏极电流的图式。Y轴说明的电流为源极电流或漏极电流(Is或Id)，视被读取的是储存端202或204而定。X轴说明施加于存储器单元200的栅极电位(Vg)。可以设定一个参考临界值212，在不同的栅极电位的电流电平可与临界值212本文档来自技高网...

【技术保护点】
一种存储器元件，包含：ＰＨＩＮＥＳ存储器单元，配置为产生检测电流，以回应施加于该ＰＨＩＮＥＳ存储器单元的检测电压；以及放大单元，与该ＰＨＩＮＥＳ存储器单元耦合，该放大单元配置为放大该ＰＨＩＮＥＳ存储器单元产生的该检测电流。

【技术特征摘要】
US 2005-10-12 11/248,5041.一种存储器元件，包含PHINES存储器单元，配置为产生检测电流，以回应施加于该PHINES存储器单元的检测电压；以及放大单元，与该PHINES存储器单元耦合，该放大单元配置为放大该PHINES存储器单元产生的该检测电流。2.如权利要求1所述的存储器元件，其中该放大单元包含双极结型晶体管(BJT)放大元件。3.如权利要求1所述的存储器元件，其中该放大单元包含金属氧化物半导体晶体管(MOS)放大元件。4.如权利要求1所述的存储器元件，其中该放大单元包含场效应晶体管(FET)放大元件。5.如权利要求1所述的存储器元件，更包含电压泵，配置为提供一个电压；以及编程电路，与该电压泵及该PHINES存储器单元耦合，该编程电路配置为使用该电压泵提供的该电压，编程该PHINES存储器单元。6.如权利要求5所述的存储器元件，更包含一个切换器，该切换器与该PHINES存储器单元、该放大单元及该编程电路耦合，该切换器配置为选择性将该放大单元及该编程电路与该PHINES存储器单元耦合。7.如权利要求6所述的存储器元件，其中当该PHINES存储器单元被读取时，该切换器配置为将该放大单元与该PHINES存储器单元耦合。8.如权利要求6所述的存储器元件，其中当该PHINES存储器单元被擦除时，该切换器配置为将该放大单元与该PHINES存储器单元耦合。9.如权利要求6所述的存储器元件，其中当该PHINES存储器单元被编程时，该切换器配置为将该编程电路与该PHINES存储器单元耦合。10.如权利要求1所述的存储器元件，其中该PHINES存储器单元配置供MLC(多电平单元)操作。11.一种编程供MLC(多电平单元)操作的PHINES存储器单元的方法，包含选择该PHINES存储器单元的一端；选择多个电荷状态中的一个电荷状态，供编程该选择的一端；施加编程电压到该选择的一端；以及测量该选择的一端的电流，及比较该电流及一个临界值，以验证该选择的一端已被编程为该选择的电荷状态。12.如权利要求11所述的方法，其中该多个电荷状态的每一个与2比特逻辑图案相关。13.如权利要求11所述的方法，其中该多个电荷状态的每一个与3比特逻辑图案相关。14.如权利要求11所述的方法，更包含选择一个临界值，供与该选择的电荷状态相关的验证。15.如权利要求11所述的方法，更包含决定该选择的一端尚未被编程至该选择的电荷状态，以及持续施加该编程电压直到该选择的一端编程至该选择的电荷状态。16.一种读取多电平的PHINES单元的编程状态的方法，包含选择该PHINES单元的一端；基于该选择的一端，施加多个检测电位到该PHINES单元；检测来自该选择的一端的电流；比较该检测的电流及一个临界值；以及基于该比较，决定该选择的一端的编程状态。17.如权利要求16所述的方法，其中有四种编程状态，且其中三种检测电压用于决定供该选择的一端的编程状态。18.如权利要求16所述的...

【专利技术属性】
技术研发人员：叶致锴，蔡文哲，廖意瑛，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]