具有在端口间的数据发送模式的多径访问半导体存储器件制造技术

半导体存储器件包括多个端口，存储器单元阵列的至少一个共享存储区域经由所述端口可访问，并且数据传输控制器耦合到所述共享存储区域和所述端口。该数据传输控制器被配置来，当与写入操作相关联的写入地址的至少一部分和与读取操作相关联的读取地址的至少一部分基本上相等时，在写入操作的写入命令之后、在施加任何其它的命令到共享的存储区域之前，施加读取操作的读取命令到共享的存储区域。

【技术实现步骤摘要】

本公开涉及一种半导体存储器件，尤其涉及一种用在便携式通信系统中的可多径访问的半导体存储器件。
技术介绍
总的来说，具有多个访问端口的半导体存储器件被称作为多端口存储器，具体来说，具有两个访问端口的存储器称作为双端口存储器。典型的双端口存储器是图像处理视频存储器，其具有可由随机序列访问的RAM(随机存取存储器)端口和仅仅由串行顺序访问的SAM端口。今天，电子系统在人类生活中无处不在。制造商已经制造了多处理器系统，例如手持电话或PDA(个人数字助理)等，其具有如图1所示的多处理器，以便获得高速功能并平滑系统操作。参照图1，第一处理器10通过连接线L10连接到第二处理器26。NOR存储器14和DRAM 40通过总线B1-B3连接到第二处理器26。DRAM 18和NAND存储器20通过确定的总线B4-B6连接到第二处理器26。第一处理器10可以具有基带处理功能或可以执行通信信号的调制和/或解调。第二处理器26可以具有处理通信数据的应用功能或者执行如游戏等的已知的娱乐活动。NOR存储器14具有NOR结构单元阵列配置，而NAND存储器20具有NAND结构单元阵列配置。它们都是具有浮置选通门的晶体管存储器单元的非易失性存储器，并且被配备来保存和存储如果移去电源不应该丢失的数据。例如，这样的数据包括手持设备的设备专用代码或配置数据。DRAM40和18用作处理器10和26的处理数据的主存储器。然而，在如图1所示的多处理器系统中，DRAM每个被分配给每个处理器。此外，诸如UART(通用异步接收器/发送器)、SPI(串行外围设备接口)和SRAM(静态随机存取存储器)之类具有相对低速的接口被用来访问DRAM。因此，难以获得满意的数据传输速率和由于尺寸的缘故而复杂性增加。而且，成本由于存储器的配置而增加。此外，由两个处理器10和26所需要的数据经由数据传输通道L12传输，增加了数据传输的延迟。图2示出了减少占用的尺寸、增加传输速度和减少存储器的使用数量的方案。在图2中，与图1的系统相比，一个DRAM 42通过总线B1和B2与第一和第二处理器10和26连接。在图2的多处理器系统的结构中，为了由两个处理器通过两个各自的路径访问一个DRAM 42，在DRAM上要求两个端口与总线B1和B2对应地连接。然而，按照现有技术的DRAM是具有如图3所示的单端口PO的存储器1。图3图示了传统的DRAM的结构，存储器单元阵列包括第一至第四存储体(bank)3、4、5和6，每个具有一行译码器和一列译码器。上方的输入/输出读出放大器和驱动器13经由多路复用器11、12操作连接到第一存储体3或第三存储体5。下方的输入/输出读出放大器和驱动器15经由多路复用器13、28操作连接到第二存储体4或第四存储体6。例如，当在第一存储体3中的存储器单元被选中，并且存储在该被选中的存储器单元的数据被读取时，该读取数据的输出操作被描述如下。首先，激活被选中的字线，然后通过对应列选择线CSL的激活将由位线读出放大器放大和读出的存储器单元的数据发送到本地输入/输出线对9。将发送到本地输入/输出线对9的数据通过第一多路复用器21的切换操作发送到全局输入/输出线对10。连接到全局输入/输出线对10的第二多路复用器11发送全局输入/输出线对10的数据到上方的输入/输出读出放大器和驱动器13。由所述输入/输出读出放大器和驱动器13读出和放大的数据经由路径端口16输出到数据输出线L5。然而，当读取存储在第四存储体6的存储器单元中的数据时，该数据按顺序通过多路复用器24、多路复用器28、输入/输出读出放大器和驱动器15、路径端口16和数据输出线L5输出到输出端DQ。也就是说，图3的DRAM1具有两个存储体共享输入/输出读出放大器和驱动器的结构，并且是单端口存储器，其中，通过一个端口PO执行数据的输入/输出。图3的DRAM 1可以被用在图1的系统中，而它难以或不可能用在参照图2的多处理器系统中。参照图4，图示了多处理器系统50，存储器阵列35包括第一、第二和第三部分。存储器阵列35的第一部分33仅仅可由第一处理器70通过端口37访问。第二部分31仅仅可由第二处理器80通过端口38访问。第三部分32可由第一和第二处理器70和80两个访问。存储器阵列35的第一和第二部分33和31的大小可以按照第一和第二处理器70和80的操作负载不同地变化。而且，存储器阵列35可以是存储器类型或盘存储类型。为了实现在DRAM的结构中由在存储器阵列35的第一和第二处理器70和80共享，出现好几个困难。例如，在存储器阵列35内的存储区域和输入/输出读出放大器的布局、正确的读/写路径控制技术要求注意。在通过各自端口的读/写操作中，操作时间间隔必须缩短，以获得有效的端口使用许可和高数据传输速率。结果，仍然需要一种改进的方法和装置，用于在具有两个或多个处理器的多处理器系统中共享在DRAM存储器单元阵列内安置的存储区域，并且能够在各端口之间传输数据。
技术实现思路
一个实施例包括半导体存储器件，该半导体存储器件，包括多个端口；经由所述端口可访问的存储器单元阵列的至少一个共享存储区域；以及数据传输控制器，其耦合到共享存储区域和所述端口。所述数据传输控制器被配置来当与写入操作相关联的写入地址的至少一部分和与读取操作相关联的读取地址的至少一部分基本上相等时，在写入操作的写入命令之后、在施加任何其它的命令到共享的存储区域之前，施加读取操作的读取命令到共享的存储区域。另一个实施例包括一种用于半导体存储器件的系统，该用于半导体存储器件的系统包括经由多个端口访问的半导体存储器件的共享存储区域；数据传输控制器，其耦合到所述共享存储区域，并且被配置来，通过将与经由所述端口的第一个端口对共享存储区域的第一访问相关联的第一地址，和与经由所述端口的第二个端口对共享存储区域的第二访问相关联的第二地址比较，产生传输信号；第一处理器，其耦合到所述数据传输控制器，并且包括被配置来响应于所述传输信号产生第一组命令的第一命令产生器；以及第二处理器，其耦合到所述数据传输控制器，并且包括被配置来响应于所述传输信号产生第二组命令的第二命令产生器。另一个实施例包括一种用于操作半导体存储器件的方法，该方法包括经由第一端口接收写入操作命令；经由第二端口接收读取操作命令；将写入操作命令的写入命令施加到部分共享存储区域；以及在施加写入命令之后和将任何其它命令施加到部分共享存储区域之前，将所述读取操作命令的读取命令施加到所述部分共享存储区域。另一个实施例包括一种用于操作半导体存储器件的方法，该方法包括经由第一端口接收与写入操作相关联的写入操作命令；经由第二端口接收与读取操作相关联的读取操作命令；以及使用所述写入操作命令和所述读取操作命令的子集，对所述半导体存储器件的共享存储区域执行写入操作和读取操作。附图说明上面和其它的特征将结合附图根据下面的描述变得容易理解，在附图中图1是用在便携式通信设备中的传统的多处理器系统的框图；图2是图示能够利用按照实施例的存储器的传统的多处理器系统的例子的框图；图3是图示传统的DRAM的存储器单元阵列的内部结构的框图；图4是图示传统的多处理器系统的存储器阵列部分的框图；图5是具有按照实施例的多路径可访问的DRAM的多处理器系统的本文档来自技高网...

【技术保护点】
一种半导体存储器件，包括：　　　　多个端口；　　　　经由所述端口可访问的存储器单元阵列的至少一个共享存储区域；以及　　　　数据传输控制器，其耦合到共享存储区域和所述端口，其中，所述数据传输控制器被配置来当与写入操作相关联的写入地址的至少一部分和与读取操作相关联的读取地址的至少一部分基本上相等时，在写入操作的写入命令之后、在施加任何其它的命令到共享的存储区域之前，施加读取操作的读取命令到共享的存储区域。

【技术特征摘要】
KR 2005-12-22 127528/051.一种半导体存储器件，包括多个端口；经由所述端口可访问的存储器单元阵列的至少一个共享存储区域；以及数据传输控制器，其耦合到共享存储区域和所述端口，其中，所述数据传输控制器被配置来当与写入操作相关联的写入地址的至少一部分和与读取操作相关联的读取地址的至少一部分基本上相等时，在写入操作的写入命令之后、在施加任何其它的命令到共享的存储区域之前，施加读取操作的读取命令到共享的存储区域。2.如权利要求1所述的半导体存储器件，其中所述数据传输控制器还被配置来在施加写入命令而不施加预充电命令和有效命令之后，施加所述读取命令。3.如权利要求1所述的半导体存储器件，其中基本相等的写入地址部分和读取地址部分每个包括公共行地址。4.如权利要求1所述的半导体存储器件，还包括地址比较器，其耦合到所述端口，并且被配置来比较所述写入地址的至少一部分和所述读取地址的至少一部分，以产生传输信号；其中所述数据传输控制器还被配置来在响应于所述传输信号，在不施加预充电命令和有效命令的情况下在写入命令之后施加所述读取命令。5.如权利要求1所述的半导体存储器件，其中所述数据传输控制器还被配置来当在与所述读取操作相关联的任何命令之前接收到与所述写入操作相关联的至少一个命令时，在施加任何其它命令之前写入命令之后，施加所述读取命令。6.如权利要求5所述的半导体存储器件，其中所述数据传输控制器还被配置来当在施加与所述写入操作相关联的最后命令之前接收到与所述读取操作相关联的至少一个命令时，在施加任何其它命令之前、所述写入命令之后，施加所述读取命令。7.如权利要求1所述的半导体存储器件，其中经由第一端口的第一访问包括所述写入操作；以及经由第二端口的第二访问包括所述读取操作。8.如权利要求1所述的半导体存储器件，其中所述数据传输控制器包括命令译码器，其耦合到所述端口并且被配置来组合经由与所述读取操作和所述写入操作相关联的端口接收的信号，并且被配置来产生端口译码信号；以及端口许可信号发生器，其耦合到命令译码器，并且被配置来响应于所述端口译码信号产生端口许可信号；其中所述数据传输控制器还被配置来响应于所述端口许可信号，在施加任何其它命令到共享存储区域之前所述写入命令之后，施加所述读取命令。9.一种用于半导体存储器件的系统，包括经由多个端口访问的半导体存储器件的共享存储区域；数据传输控制器，其耦合到所述共享存储区域，并且被配置来通过将与经由所述端口的第一个端口对共享存储区域的第一访问相关联的第一地址，和与经由所述端口的第二个端口对共享存储区域的第二访问相关联的第二地址比较，产生传输信号；第一处理器，其耦合到所述数据传输控制器，并且包括被配置来响应...

【专利技术属性】
技术研发人员：黄炯烈，朴祥均，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]