用于半导体存储器件的片上终端电路与方法技术

一种用于半导体存储器件的片上终端电路，包括：　　　　驱动单元，其配置为接收具有至少两位的码、以根据所述码的所述驱动单元的电阻比为基础来分割输入电压、以及输出所述经分割的电压；以及　　　　片上终端控制单元，其配置为基于根据所述驱动单元的所述电阻比和外部电阻器单元的电阻比的线电压是否符合参考电压来计数所述码或重置所述码至初始值。

【技术实现步骤摘要】

本专利技术涉及半导体存储器件，更特定而言，涉及用于半导体存储器件的片上终端(on-die termination)电路与片上终端方法。
技术介绍
一般而言，当待通过具有预定的阻抗的总线来传送的信号碰上具有不同的阻抗的另一总线时，信号的一部分会损失。因此，使用片上终端(后文中称为″ODT″)技术来将两个总线的阻抗彼此匹配，藉此降低信号损失。如图1所示，根据现有技术的片上终端电路包括ODT输入驱动器10，其模制成类似数据输入驱动器，其以根据第一码Pcode<0:N>的电阻比为基础来分割电源电压VDDQ，并输出第一线电压P_out；第一ODT控制器20，其比较第一线电压P_out与参考电压Vref并根据该比较结果来计数(count)第一码Pcode<0:N>；ODT输出驱动器30，其模制成类似数据输出驱动器，其以根据第二码Ncode<0:N>的电阻比为基础来分割电源电压VDDQ，并输出第二线电压N_out；以及第二ODT控制器40，其根据比较结果来比较第二线电压N_out与参考电压Vref并计数该第二码Ncode<0:N>。在初始操作时，ODT输入驱动器10根据第一码Pcode<0:N>的初始值来输出第一线电压P_out。接下来，第一ODT控制器20比较第一线电压P_out与参考电压Vref并根据比较结果来执行第一码Pcode<0:N>的加或减计数(up ordown-count)。此时，ODT输入驱动器10接收计数的第一码Pcode<0:N>并根据计数的第一码Pcode<0:N>来反馈第一线电压P_out至第一ODT控制器20。接着，重复第一ODT控制器20的比较操作和该ODT输入驱动器10的第一线电压P_out的输出操作。若第一线电压P_out与参考电压Vref彼此符合，则第一ODT控制器20的第一码Pcode<0:N>计数操作停止，且完成该ODT操作。ODT输出驱动器30与第二ODT控制器40的操作相同于ODT输入驱动器10与第一ODT控制器20的操作，因此在此省略其说明。在上述的现有技术中，在第一码Pcode<0:N>和第二码Ncode<0:N>的调整时，当第一线电压P_out与第二线电压N_out大于参考电压Vref时，需要增加电阻值。为此，增加第一码Pcode<0:N>的值并降低第二码Ncode<0:N>的值。此时，当存储器外部的阻抗(即，半导体存储器件的输入/输出端子上的阻抗)非常高且线电压连续地高于参考电压时，第一码Pcode<0:N>的值连续地增加且最终变成最大值，因此电阻值基本接近无限值(infinite value)。同样地，第二码Ncode<0:N>连续地减少且最终变成最小值，因此电阻值基本接近无限值。因此，在根据现有技术的半导体存储器件的片上终端电路中，由于外部阻抗而出现码调整错误，即最大第一码Pcode<0:N>和最小第二码Ncode<0:N>。于是，电阻值接近无限值，因而无法实现准确的数据输入/输出。
技术实现思路
本专利技术的实施例是为了解决现有技术中固有的问题，且本专利技术的实施例提供了可防止码调整错误的用于半导体存储器件的片上终端电路与片上终端方法。根据本专利技术的实施例，一种用于半导体存储器件的片上终端电路，包括驱动单元，其接收具有至少两位的码、以根据该码的电阻比为基础来分割输入电压、并输出分割的电压；以及片上终端控制单元，其基于根据驱动单元的电阻比与外部电阻器单元的电阻比的线电压是否符合参考电压来计数该码或重置该码至初始值。根据本专利技术的实施例，提供一种用于半导体存储器件的片上终端方法，所述半导体存储器件包括外部电阻器与驱动单元，该驱动单元具有根据具有至少两位的码而确定的电阻比。该片上终端方法包括将根据外部电阻器的电阻比和驱动单元的电阻比而输出的线电压与参考电压进行比较；以及根据比较结果来计数该码或重置该码至初始值。根据本专利技术的另一实施例，一种用于半导体存储器件的片上终端电路，包括ODT(片上终端)输入驱动单元，其基于根据具有至少两位的第一码Pcode<0:N>的电阻比来分割输入电压并输出第一线电压；第一ODT控制单元，其根据第一线电压与参考电压是否彼此匹配来计数第一码Pcode<0:N>或重置该第一码Pcode<0:N>至第一设定值；ODT输出驱动单元，其基于根据第一码Pcode<0:N>的电阻比和根据至少具有两位的第二码Ncode<0:N>的电阻比来分割输入电压并输出第二线电压；以及第二ODT控制单元，其根据第二线电压与参考电压是否彼此匹配来计数第二码Ncode<0:N>或重置第二码Ncode<0:N>至第二设定值。根据本专利技术的另一实施例，提供一种用于半导体存储器件的片上终端方法，所述半导体存储器件包括具有根据第一码Pcode<0:N>而确定的电阻比的输入驱动单元以及具有根据第二码Ncode<0:N>而确定的电阻比的输出驱动单元。该片上终端方法包括比较从输入驱动单元输出的第一线电压和参考电压；根据比较结果来计数第一码Pcode<0:N>或重置第一码Pcode<0:N>至第一设定值；比较从输出驱动单元输出的第二线电压和参考电压；以及根据第二次比较的结果来计数第二码Ncode<0:N>或重置第二码Ncode<0:N>至第二设定值。附图说明图1是一框图，显示根据现有技术的用于半导体存储器件的片上终端电路的配置；图2是一框图，显示根据本专利技术的第一实施例的用于半导体存储器件的片上终端电路的配置；图3是一电路图，显示图2中的ODT输入驱动器的配置； 图4是一框图，显示图2中的ODT控制器的配置；图5是一电路图，显示图4中的第二重置信号发生器的配置；图6是一时序图，显示根据本专利技术的第一实施例的各部分的信号波形；图7是一框图，显示根据本专利技术的第二实施例的用于半导体存储器件的片上终端电路的配置；图8是一电路图，显示图7中的ODT输入驱动器的配置；图9是一电路图，显示图7中的第一控制器的配置；图10是一电路图，显示图7中的ODT输出驱动器的配置；图11是一电路图，显示图7中的第二控制器的配置；图12是一时序图，显示根据本专利技术的第二实施例的涉及第一码Pcode<0:N>调整的信号波形；以及图13是一时序图，显示根据本专利技术的第二实施例的涉本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于半导体存储器件的片上终端电路，包括驱动单元，其配置为接收具有至少两位的码、以根据所述码的所述驱动单元的电阻比为基础来分割输入电压、以及输出所述经分割的电压；以及片上终端控制单元，其配置为基于根据所述驱动单元的所述电阻比和外部电阻器单元的电阻比的线电压是否符合参考电压来计数所述码或重置所述码至初始值。2.如权利要求1的片上终端电路，其中所述驱动单元包括多个切换组件，其耦合至电源端子，并且根据所述码而导通，以及多个电阻器，其分别耦合在所述多个切换组件中的相应一个与接地端子VSSQ之间。3.如权利要求1的片上终端电路，其中所述片上终端控制单元包括第一比较器，其配置为比较所述线电压与所述参考电压并输出比较结果信号，第二比较器，其配置为根据所述码与所述比较结果信号来输出码计数结束信号，内部时钟发生器，其配置为根据外部时钟与所述码计数结束信号来产生内部时钟，第二重置信号发生器，其配置为根据所述码、所述内部时钟、以及重置信号来产生第二重置信号，以及码控制器，其配置为根据所述内部时钟与所述第二重置信号来计数或重置所述码。4.如权利要求3的片上终端电路，其中所述第一比较器配置为当所述线电压与所述参考电压彼此一致时，使能所述比较结果信号。5.如权利要求3的片上终端电路，其中所述第二比较器被配置为当所述比较结果信号被使能时，使能所述码计数结束信号，且在所述比较结果信号被禁止的状态下，所述码达到设定值。6.如权利要求3的片上终端电路，其中所述内部时钟发生器包括第一反向器，其配置为接收所述码计数结束信号并根据其来产生输出，NAND门，其配置为接收所述第一反向器的所述输出与所述外部时钟并根据其产生输出，以及第二反向器，其配置为接收所述NAND门的输出并输出所述内部时钟。7.如权利要求3的片上终端电路，其中所述第二重置信号发生器被配置为当所述码的所有位具有相同的值时或当所述重置信号被使能时，使能所述第二重置信号。8.如权利要求3的片上终端电路，其中所述第二重置信号发生器包括XNOR门，其配置为接收所述码并根据其来产生输出，第一反向器，其配置为接收所述内部时钟并根据其来产生输出，NAND门，其配置为接收所述XNOR门的所述输出与所述第一反向器的所述输出并根据其来产生输出，第二反向器，其配置为接收所述第一NAND门的所述输出并根据其来产生输出，NOR门，其配置为接收所述第二反向器的所述输出和所述重置信号并根据其来产生输出，以及第三反向器，其配置为接收所述NOR门的所述输出并所述第二重置信号。9.如权利要求3的片上终端电路，其中所述码控制器包括寄存器，其配置为根据所述内部时钟来计数所述码并根据所述第二重置信号来重置所述码。10.一种用于半导体存储器件的片上终端方法，所述半导体存储器件包括外部电阻器和驱动单元，所述驱动单元具有根据具有至少两位的码来确定的电阻比，所述片上终端方法包括将根据所述外部电阻器的电阻比以及所述驱动单元的所述电阻比而输出的线电压与参考电压进行比较；以及根据所述比较的结果来计数所述码或重置所述码至初始值。11.如权利要求10的片上终端方法，其中根据所述比较的结果来计数所述码包括在所述码未达到设定值的状态下，当所述线电压与所述参考电压彼此不符合时，计数所述码。12.如权利要求11的片上终端方法，其中所述设定值包括所述码的最大值或所述码的最小值中的至少一个。13.如权利要求10的片上终端方法，其中根据所述比较结果来重置所述码包括在所述码的值达到设定值的状态下，当所述线电压与所述参考电压彼此不符合时，重置所述码至所述初始值。14.如权利要求13的片上终端方法，其中所述设定值包括所述码的最大值或所述码的最小值中的至少一个。15.一种用于半导体存储器件的片上终端电路，其包括ODT(片上终端)输入驱动单元，其配置为以根据具有至少两位的第一码的电阻比为基础来分割输入电压并输出第一线电压；第一ODT控制单元，其配置为根据所述第一线电压与参考电压是否彼此符合来计数所述第一码或重置所述第一码至第一设定值；ODT输出驱动单元，其配置为基于所述根据所述第一码的所述电阻比和根据具有至少两位的第二码的电阻比来分割输入电压并输出第二线电压；以及第二ODT控制单元，其配置为根据所述第二线电压与所述参考电压是否彼此匹配来计数所述第二码或重置所述第二码至第二设定值。16.如权利要求15的片上终端电路，其中所述ODT输入驱动单元包括多个切换组件，其耦合至电源端子并根据所述第一码而导通，以及多个电阻器，其分别耦合在所述多个切换组件中的相应一个与接地端子VSSQ之间。17.如权利要求15的片上终端电路，其中所述第一ODT控制单元包括比较...

【专利技术属性】
技术研发人员：朴正勋，梁仙锡，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：