具有相变存储单元的集成电路和对相变存储单元寻址的方法技术

本发明专利技术涉及一种集成电路，包括多个位线（ｂ１）、多个字线（ｗ１）、和连接在所述多个位线（ｂ１）和字线（ｗ１）的独立的位线／字线对之间的多个存储单元（ＭＣ），用于在所述存储单元中存储数据。每一个存储单元（ＭＣ）包括选择单元（Ｔ）和可编程相变电阻器（Ｒ）。相变电阻的值比第一相变电阻（Ｒ↓［ｏｐｔ］）的值大，通过电源电压Ｖ↓［ｄｄ］除以通过所述第一相变电阻器（Ｒ↓［ｏｐｔ］）的最大驱动电流（Ｉｍ）来定义所述第一相变电阻的值。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种具有包括相变可编程电阻器的存储单元的集成电路，和一种对包括相变可编程电阻器的存储单元进行存取的方法。
技术介绍
基于使用所谓的相变材料作为数据存储机制的新半导体存储器件，即相变存储器可能成为下一代非易失性存储器。相变存储器探索了例如硫族合金的晶体结构中的可逆改变。相变存储器典型地包括一系列组成单元，其中每一个单元具有用于存储数据的一些相变材料。通过将硫族合金结合到集成电路中，这种单元可以用作快速切换的可编程电阻器。具体地，该相变存储单元包括一系列由相变材料组成的电阻器和某种选择装置的配置。相变电阻器的特征在于结晶态时的低电阻值和无定形态时的高电阻值。可以通过单元的热激励可逆地实现这两种状态之间的转变。这可以通过例如单元中的电力耗散来实现。无定形态具有这样的性质在特定的阈值电压以上形成低欧姆的丝状物(low ohmic filaments)。在编程电压处电阻器所得到的电阻相对较低，并且在无定形态和结晶态时是相同的。该电阻值称为动态接通电阻，并且其是确定电阻器对于所施加的编程电压脉冲的有效电响应的值，即可编程电阻器的电阻项R称为动态接通电阻。可以用较短的高功率脉冲(即RESET)对相变材料从结晶相到无定形相的改变进行编程。通过用相对较长和较低的功率脉冲(即，SET)对材料进行编程，来执行从无定形态到结晶态的改变。关于对相变材料存储器编程的更多细节请参考WO 2004/025659 A1。选择装置可以具体实现为二极管、双极型晶体管或(N)MOS-晶体管。关于嵌入式应用，在制作方面，与可编程相变电阻器串联的NMOS晶体管的使用是优选的选项，因为这对于嵌入式应用是最可靠的选项。在具有可编程相变电阻的典型存储单元中，(N)MOS-晶体管的源极与基准电压相连，优选地与公共地相连，而漏极与可编程电阻器R串联连接。基于具有根据现有技术的可编程电阻器的NMOS晶体管阵列的存储器如图9所示。各个晶体管的漏极经由可编程电阻器与位线bl相连。NMOS晶体管的栅极与字线wl相连。晶体管的源极与公共地相连。这里，示出了对于中心单元，通过将Vdd施加到字线wl和位线bl、仅对中心单元实现了寻址，用于RESET操作。全部其他字线wl和位线bl用零电压进行寻址。对RESET操作进行考虑，它要求将最大功率传递到可编程电阻器。该现有技术的相变存储器的示例如EP 1326254和WO 2004/057618所示。在EP1326254中只将位线处的电压进行调节以对具有不同电阻值的单元进行编程，而将字线仅用于选择各个存储单元。图10示出了根据WO 00/57498的相变存储单元的一部分接触单元的侧视图。所述单元包括相变材料PC顶部上的顶部电极TE，和作为侧壁隔板的底部电极BE。没有示出例如(N)MOS晶体管的选择装置。底部电极BE的宽度W考虑该存储单元中的临界尺寸，因为其值确定了如电阻器所需RESET功率的电阻。图11示出了根据WO 2004/057618 A2的相变单元的线路单元的顶视图。这里，存储单元包括与相变材料PC接触的两个通路或栓塞VP。在与相变材料PC接触的通路或栓塞VP之间提供连接，包括具有比通路VP与相变材料PC的接触面积更小的剖面的相变材料。还将该连接的宽度W考虑为存储单元中的临界尺寸。图10中的底部电极BE的宽度W和根据图11的相变线路单元中的线路宽度影响电阻和可编程电阻器所需的编程功率。当宽度W增加时，所需编程功率将增加，而单元的电阻将减少。因此，如果根据图9至图10的单元中的宽度W波动，例如由于工艺波动，这也将对存储阵列内的不同存储单元的编程具有不利影响。在WO 2004/025659中公开了一种方法，以减小宽度变化对所需编程时间的影响。这里，将实质矩形的第一脉冲施加到存储单元，以便对单元进行复位。将实质三角形的第二脉冲施加到单元，以便对单元进行设定。选择设定脉冲的幅度和衰减率，使得每一个单元都是固定的。对于包括与可编程电阻器串联的NMOS晶体管的存储单元，对于串联连接的特定电压，电阻器的功率依赖于电阻器的电阻值相对于NMOS晶体管的有效电阻值。尽管NMOS晶体管的有效电阻依赖于源极-漏极电压，可以将电源电压Vdd和最大驱动电流Im之间的比率(即，Vdd/Im)用作描述NMOS晶体管特征的优良电阻值。应该注意的是，在可编程电阻器的最佳电阻值Ropt处获得最大功率负载，所述最佳电阻值约等于晶体管电阻(即，Vdd/Im)。电阻器的相应功率负载为约0.5*Vdd/Im。因为上述存储单元的功率负载依赖于存储单元的电阻，因此，其将依赖于存储单元的宽度W。工艺波动将导致临界尺寸W的波动，因此将导致存储阵列的每一个单元的功率负载的波动。理想地，所用的编程电压对于阵列中的每一个单元是相同的。然而，由于相应功率负载中的波动，相同电压脉冲对于具有不同临界尺寸W的单元将导致不同的编程状态。
技术实现思路
因此，本专利技术的目的是提出一种具有包括相变存储电阻器的存储单元的集成电路，以及一种对包括可编程相变电阻器的存储单元进行寻址的方法，对于所述集成电路和方法，所需编程电压脉冲对于存储单元中的尺寸波动不敏感。该目的通过根据权利要求1的集成电路和根据权利要求6对存储单元进行寻址的方法来解决。因此，提出了一种集成电路，包括多个位线、多个字线、和连接在所述多个位线和字线的独立的位线/字线对之间的多个存储单元，用于在所述存储单元中存储数据。每一个存储单元包括选择单元和可编程相变电阻器。相变电阻的值比第一相变电阻器的值大，通过电源电压除以最大驱动电流来定义所述第一相变电阻器的值。因此，利用可编程相变电阻值的提供，所需编程功率中的波动与单元尺寸中的波动相对应，使得单元变得对单元尺寸中的波动不敏感。根据本专利技术的一个方面，可编程相变电阻器的值是第一相变电阻器的值(Ropt)的1.2至2.2倍。因此，对于可编程相变电阻器的这些值，用于RESET操作所需的电压与临界宽度中的波动无关，因为由于电阻变化的波动和由于所需功率的改变导致的波动将互相抵消。根据本专利技术另外的方面，可编程相变电阻器的电阻与第一相变电阻器的值(Ropt)的1.8倍相对应，其中1.8与最优值相对应。本专利技术还涉及一种对包括具有位线和字线的存储单元阵列之内的存储单元进行寻址的方法。每一个存储单元包括选择单元和可编程相变电阻。将可编程相变电阻R设计为使得其电阻值比与电阻器的最优功率负载相对应的相变电阻的值大，通过电源电压除以最大驱动电流定义所述最优值。根据本专利技术另外的方面，对于选定存储单元上的SET操作，降低位线电压和字线电压。本专利技术的基本思想在于，将可编程相变电阻的电阻设计为比可以实现最佳功率输入时的值(即，Vdd/Im)大。利用该可编程相变电阻，该RESET电压与相变存储单元的尺寸波动无关。可以通过降低位线电压，使得SET电压仅轻微地依赖于相变存储单元的尺寸波动，来实现SET操作。同样，降低字线电压将导致对于存储单元的单元尺寸的较强依赖性。调节位线电压和字线电压用于SET编程可以导致这样的情况SET和RESET编程电压两者都与存储单元的可编程相变电阻中的单元尺寸波动无关。附图说明参考下文中描述的实施例，本专利技术的这些和其他方面将显而易见，并且对其进行描述。图1示出了根据本专利技术的基本相本文档来自技高网...

【技术保护点】
一种集成电路，包括：多个位线（ｂ１）、多个字线（ｗ１）、和连接在所述多个位线（ｂ１）和字线（ｗ１）的独立的位线／字线对之间的多个存储单元（ＭＣ），用于在所述存储单元（ＭＣ）中存储数据；其中，每一个存储单元（ＭＣ）包括选择单元（Ｔ）和可编程相变电阻器（Ｒ）；其中，比率Ｒ↓［ＰＣ］.Ｉ↓［ｍ］／Ｖ↓［ｄｄ］＞１，其中，Ｒ↓［ｐｃ］是相变电阻器（Ｒ）的电阻，Ｖ↓［ｄｄ］是存储单元（Ｍ）的电源电压，以及Ｉ↓［ｍ］是选择单元（Ｔ）的最大驱动电流（Ｉ↓［ｍ］）。

【技术特征摘要】
【国外来华专利技术】EP 2004-10-21 04105212.71.一种集成电路，包括多个位线(bl)、多个字线(wl)、和连接在所述多个位线(bl)和字线(wl)的独立的位线/字线对之间的多个存储单元(MC)，用于在所述存储单元(MC)中存储数据；其中，每一个存储单元(MC)包括选择单元(T)和可编程相变电阻器(R)；其中，比率RPC·Im/Vdd＞1，其中，Rpc是相变电阻器(R)的电阻，Vdd是存储单元(M)的电源电压，以及Im是选择单元(T)的最大驱动电流(Im)。2.根据权利要求1所述的集成电路，其中，所述比率与1.2-2.2、特别是1.5至2相对...

【专利技术属性】
技术研发人员：马特吉HR兰赫斯特，亨特里希GA赫伊津，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]