ADC时钟系统及分配方法、八通道数采集系统及控制方法技术方案

本申请公开了一种ADC时钟系统及分配方法、八通道数采集系统及控制方法，涉及数据采集技术领域。分配方法包括：FPGA模块内部通过分频得到第一时钟信号；将第一时钟信号分成一对第一差分时钟信号，并将第一差分时钟信号输入到四通道ADC模块；四通道ADC模块返回第二差分时钟信号和第三差分时钟信号；将第二差分时钟信号作为数据输出时钟输入到FPGA模块，将第三差分时钟信号作为数据帧输出时钟输入到FPGA模块；FPGA模块将第三差分时钟信号转换并调相为数据帧单路时钟信号并输出；将第二差分时钟信号转换为数据单路时钟信号，并对数据单路时钟信号进行延迟和转换为数据双路时钟信号并输出。本申请能够能够对多时钟进行精准的控制，达到了精准控制的效果。达到了精准控制的效果。达到了精准控制的效果。

【技术实现步骤摘要】
ADC时钟系统及分配方法、八通道数采集系统及控制方法


[0001]本申请涉及数据采集
，特别涉及一ADC时钟系统及分配方法、八通道数采集系统及控制方法。

技术介绍

[0002]随着射频传感器在工艺上的突破，毫米波雷达已经应用在不同领域，包括自动驾驶的巡航系统，路面测速及安防方面。不同于目前主流光学摄像头设备，毫米波雷达具备了高精度、抗干扰、全天候工作的特性，在自动驾驶，安防检测等领域具有更加优秀的表现。随着对毫米波雷达目标检测需求性能的提高，导致大量数据采集和处理，因此对数据传输的实时性要求严苛。
[0003]通常在数字信号处理领域，常用的核心器件主要集中于微型处理器，专用DSP和FPGA。目前一些主流的信号处理核心器件采用STM32高端单片机等微处理器，虽然此种方案功耗低，价格低廉，但是这种架构的数据采集传输方式因为单片机时钟频率较低导致速率不满足实时数据传输处理的要求，仅仅应用在低速数据采集和对实时性要求不高的场景，同时采集精度误差较大。而另一种方法则是采用DSP+FPGA架构的平台，FPGA采用并行处理，大幅度提高数据的采集传输速率，但这些平台接口单一不利于标准化，操作不易随时控制，同时基于FPGA实现网络传输较为困难，开发难度较大。针对高速电路，时钟是各个模块通信的关键，如果没有准确合理的时钟分配会导致数据采集的失败，但目前通过计数器的分频得到的时钟不准确，使得采集存在误差。

技术实现思路

[0004]本申请旨在至少解决现有技术中存在的技术问题之一。为此，本申请提出一种ADC时钟系统、八通道数采集系统及其控制方法、存储介质，能够对多时钟进行合理分配，达到了精准控制的效果。
[0005]第一方面，本申请提供了一种ADC时钟系统的分配方法，1.所述ADC时钟系统包括四通道ADC模块和FPGA模块，所述控制方法包括：
[0006]将所述FPGA模块的系统时钟分频得到第一时钟信号；
[0007]将所述第一时钟信号分成一对第一差分时钟信号，并将一对所述第一差分时钟信号输入到所述四通道ADC模块；
[0008]根据一对所述第一差分时钟信号，所述四通道ADC模块输出一对第二差分时钟信号、一对第三差分时钟信号以及一对原始差分时钟信号；其中，一对所述第二差分时钟信号为数据输出时钟；一对所述第三差分时钟信号为数据帧输出时钟；
[0009]将所述第二差分时钟信号输入到所述FPGA模块进行单路转换并调相处理，得到数据单路时钟信号；
[0010]将所述第三差分时钟信号输入到所述FPGA模块进行单路转换以及延迟处理，得到数据帧单路时钟信号；
[0011]将所述原始差分时钟信号输入到所述FPGA模块进行单路转换、延迟和时钟边沿转化处理，得到双边沿时钟信号；
[0012]将所述数据单路时钟信号、所述数据帧单路时钟信号、所述双边沿时钟信号作为所述ADC模块的输出时钟信号。
[0013]根据本申请第一方面实施例的ADC时钟系统的分配方法，至少具有如下有益效果：ADC采集数据对时钟要求十分严格，数据的处理是采集系统的关键，FPGA模块内部通过分频得到第一时钟信号，并将第一时钟信号分成一对第一差分时钟信号，并将第一差分时钟信号输入到四通道ADC模块，四通道ADC模块根据第一差分时钟信号并返回第二差分时钟信号和第三差分时钟信号，其中第二差分时钟信号为数据输出时钟，第三差分时钟信号为数据帧输出时钟，将两组差分时钟信号分别输入到FPGA模块指定的端口，为了对数据与数据帧之间确立相位关系，针对第三差分时钟信号，将第三差分时钟信号转换并进行调相为数据帧单路时钟信号，并将该数据帧单路时钟信号作为数据输出的最终时钟；针对第二差分时钟信号，将第二差分时钟信号转换延迟得到数据单路时钟信号因为防止信号存在延迟，如果直接采用输入的数据时钟数据单路时钟信号可能导致数据不对齐，所以有必要对该路数据进行延迟，对于原始差分时钟信号，进行转换、延迟和再转化处理得到双边沿时钟信号，用于对数据帧单路时钟信号输出和数据单路时钟信号校准，能够对多时钟进行精准的控制，达到了精准控制的效果。
[0014]根据本申请第一方面的一些实施例，所述第一时钟信号的频率为10MHz。
[0015]根据本申请第一方面的一些实施例，所述将所述第三差分时钟信号输入到所述FPGA模块进行单路转换并调相处理，得到数据帧单路时钟信号，包括：
[0016]所述FPGA模块将所述第三差分时钟信号转换为第三单路时钟信号；
[0017]将所述第三单路时钟信号调相至与所述第一时钟信号相差120
°
相位的数据帧单路时钟信号，并将所述数据帧单路时钟信号输出。
[0018]根据本申请第一方面的一些实施例，所述四通道ADC模块为型号AD9228四通道芯片。
[0019]第二方面，本申请还提供了一种ADC时钟系统，包括：至少一个存储器；至少一个处理器；至少一个程序；所述程序被存储在所述存储器中，所述处理器执行至少一个所述程序以实现如第一方面任一项实施例所述的ADC时钟系统的分配方法。
[0020]根据本申请第二方面实施例的ADC时钟系统，至少具有如下有益效果：ADC采集数据对时钟要求十分严格，数据的处理是采集系统的关键，FPGA模块内部通过分频得到第一时钟信号，并将第一时钟信号分成一对第一差分时钟信号，并将第一差分时钟信号输入到四通道ADC模块，四通道ADC模块根据第一差分时钟信号并返回第二差分时钟信号和第三差分时钟信号，其中第二差分时钟信号为数据输出时钟，第三差分时钟信号为数据帧输出时钟，将两组差分时钟信号分别输入到FPGA模块指定的端口，为了对数据与数据帧之间确立相位关系，针对第三差分时钟信号，将第三差分时钟信号转换并进行调相为数据帧单路时钟信号，并将该数据帧单路时钟信号作为数据输出的最终时钟；针对第二差分时钟信号，将第二差分时钟信号转换延迟得到数据单路时钟信号因为防止信号存在延迟，如果直接采用输入的数据时钟数据单路时钟信号可能导致数据不对齐，所以有必要对该路数据进行延迟，对于原始差分时钟信号，进行转换、延迟和再转化处理得到双边沿时钟信号，用于对数
据帧单路时钟信号输出和数据单路时钟信号校准，双边沿时钟信号与数据帧单路时钟信号的相位基本同步，数据帧单路时钟信号的上升沿与双边沿时钟信号的最高位对齐，能够对多时钟进行精准的控制，达到了精准控制的效果。
[0021]第三方面，本申请还提供了一种八通道数采集系统的控制方法，在预设的上位机上通过SPI接口发送命令配置参数至预设的ZYNQ采集板；其中，所述上位机与所述ZYNQ采集板通过SPI接口电连接；
[0022]处理模块对所述命令配置参数进行解析并发送至状态机；其中，所述处理模块、状态机均为所述ZYNQ采集板的部件之一；所述处理模块与所述状态机电连接；
[0023]所述状态机控制两个预设的ADC时钟系统和预设的采集模块进行数据采集，并将数据存储到预设的存储模块；其中，所述ADC时钟系统、采集模块、存储模块均为所述ZY本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种ADC时钟系统的分配方法，其特征在于，所述ADC时钟系统包括四通道ADC模块和FPGA模块，所述控制方法包括：将所述FPGA模块的系统时钟分频得到第一时钟信号；将所述第一时钟信号分成一对第一差分时钟信号，并将一对所述第一差分时钟信号输入到所述四通道ADC模块；根据一对所述第一差分时钟信号，所述四通道ADC模块输出一对第二差分时钟信号、一对第三差分时钟信号以及一对原始差分时钟信号；其中，一对所述第二差分时钟信号为数据输出时钟；一对所述第三差分时钟信号为数据帧输出时钟；将所述第二差分时钟信号输入到所述FPGA模块进行单路转换以及延迟处理，得到数据单路时钟信号；将所述第三差分时钟信号输入到所述FPGA模块进行单路转换并调相处理，得到数据帧单路时钟信号；将所述原始差分时钟信号输入到所述FPGA模块进行单路转换、延迟和时钟边沿转化处理，得到双边沿时钟信号；将所述数据单路时钟信号、所述数据帧单路时钟信号、所述双边沿时钟信号作为所述ADC模块的输出时钟信号。2.根据权利要求1所述的ADC时钟系统的分配方法，其特征在于，所述第一时钟信号的频率为10MHz。3.根据权利要求1所述的ADC时钟系统的分配方法，其特征在于，所述将所述第三差分时钟信号输入到所述FPGA模块进行单路转换并调相处理，得到数据帧单路时钟信号，包括：所述FPGA模块将所述第三差分时钟信号转换为第三单路时钟信号；将所述第三单路时钟信号调相至与所述第一时钟信号相差120
°
相位的数据帧单路时钟信号，并将所述数据帧单路时钟信号输出。4.根据权利要求1所述的ADC时钟系统的分配方法，其特征在于，所述四通道ADC模块为型号AD9228四通道芯片。5.一种ADC时钟系统，其特征在于，包括：至少一个存储器；至少...

【专利技术属性】
技术研发人员：麦超云，黄传好，刘子明，袁常顺，向洪，周杨，罗雨泉，王占，黄宇杰，
申请(专利权)人：五邑大学，
类型：发明
国别省市：