半导体装置及其数据写入方法制造方法及图纸

本发明专利技术的目的在于提供一种不使芯片尺寸增大，而能实现多位同时写入的半导体装置，该半导体装置包含有：写入数据总线，用以将数据写入存储器单元；读取数据总线，用以从存储器单元读取数据；第一写入放大器，在高速写入时，通过所述读取数据总线将数据写入至所述存储器单元；第二写入放大器，在高速写入时，通过所述写入数据总线将数据写入至所述存储器单元；第一感测放大器，通过所述读取数据总线从前数存储器单元读取验证数据；以及第二感测放大器，使用写入数据总线从所述存储器单元读取验证数据。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术有关一种。
技术介绍
作为可电性覆写数据的非挥发性半导体装置，已广泛使用闪存，惟闪存的数据覆写时间比动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)等其它的半导体存储装置相比非常的长，且在执行数据的覆写时，正在控制闪存的控制部无法对闪存进行存取。近来，为了解决此问题，已开发有一种对偶运算(dual operation)型的闪存，将闪存分割成多个存储体(banbank)，即使某个存储体正在执行覆写，亦可读取其它存储体的数据。在此，所谓的存储体是指可同时进行数据处理的存储器存储体，该存储器存储体是由一个区块(block)或任意组合两个以上的区块而构成的群组所组成。接着，针对习知的对偶运算型的闪存来加以说明。图1是习知的对偶运算型的闪存的方块图。如图1所示，包含有闪存1、单元阵列(cell array)2、读取用感测放大器3、写入用感测放大器4、以及写入放大器5。单元阵列2包含有多个存储体BANK0至BANKn。存储体BANK0至BANKn的存储器单元是以扇区(sector)单位被管理。Y闸21是透过位线BL连接至读取数据总线RDB0至RDBm以及写入数据总线WDB0至WDBm。读取用感测放大器3是使用读取数据总线RDB0至RDBm从存储器单元来读取数据。写入用感测放大器4是使用写入数据总线WDB0至WDBm从存储器单元来读取验证数据。写入放大器5是使用写入数据总线WDB0至WDBm将数据写入存储器单元。在这种对偶运算型的闪存中，即使某个存储体正在进行数据的覆写，亦可读取其它存储体的数据。此外，这种对偶运算型的闪存是揭示于专利文献1中。专利文献1美国专利第6240040号公报
技术实现思路
(专利技术所欲解决的课题)然而，在这种对偶运算型的闪存1中，于写入存储器单元时，由于使用内部电源时搭载于芯片内的高电压产生电路的电流能力的限度会限制一次写入位数目，故无法高速地执行写入。另一方面，使用外部电源执行高速写入时，由于无写入位数目的限制，故可同时写入还数个位而达到高速写入，惟使用外部电源同时写入多位时，需有该位数目份的写入数据总线，当写入数据总线增加时，则有芯片尺寸亦增加的问题。因此，本专利技术乃有鉴于上述问题而研创者，其目的在于提供一种不使芯片尺寸增大，而能实现多位同时写入的半导体装置及其半导体写入方法。(解决课题的手段)为解决上述课题，本专利技术的半导体装置包含有写入数据总线，用以将数据写入存储器单元；读取数据总线，用以从所述存储器单元读取数据；以及第一写入放大器，在预定写入时，通过所述读取数据总线将数据写入至所述存储器单元。依据本专利技术，例如丛发(burst)式或分页(page)式具有许多读取数据总线时，在例如高速写入时将这些读取数据总线作为写入数据总线来使用，故能同时将多位写入至存储器单元，并能执行高速写入。此外，由于在高速写入中利用未使用的数据总线来执行数据的写入，故无须另外设置写入用的数据总线，芯片尺寸亦不会增大。所述半导体装置还包含有第二写入放大器，在预定写入时，通过所述写入数据总线将数据写入至所述存储器单元。依据本专利技术，由于使用写入数据总线与读取数据总线来进行数据的写入，故能同时将更多的位写入至存储器单元，并能高速地写入。所述半导体装置还包含有屏蔽(shield)配线，是用以屏蔽所述读取数据总线；以及第三写入放大器，在预定写入时，通过所述屏蔽线将数据写入至所述存储器单元。依据本专利技术，由于于高速写入时将各读取数据总线的屏蔽线作为写入数据总线来使用，故能同时将更多的位写入至存储器单元，并能高速执行写入。本专利技术的半导体装置包含有屏蔽线，是用以屏蔽从存储器单元读取数据的读取数据总线；第三写入放大器，在预定写入时，通过所述屏蔽线将数据写入至所述存储器单元。依据本专利技术，由于于高速写入时将读取数据总线的屏蔽线作为写入数据总线来使用，故能同时将多位写入至存储器单元，并能高速写入数据。本专利技术的半导体装置还包含有写入数据总线，是用以将数据写入所述存储器单元。所述半导体装置还包含有第一感测放大器，通过所述读取数据总线从所述存储器单元读取验证数据。依据本专利技术，由于使用读取数据总线来读取验证数据，故能高速地从存储器单元读取数据。所述半导体装置还包含有第二感测放大器，系通过所述写入数据总线从所述存储器单元读取验证数据。依据本专利技术，由于使用写入数据总线与读取数据总线读取验证数据，故能高速地从存储器单元读出数据。所述半导体装置还包含有第三感测放大器，通过所述屏蔽线从所述存储器单元读取验证数据。依据本专利技术，由于使用屏蔽线来读取验证数据，故能高速地从存储器单元读取数据。所述半导体装置还包含有感测放大器，通过所述读取数据总线从所述存储器单元读取数据。依据本专利技术，能使用读取数据总线从存储器单元读取数据。所述半导体装置还包含有单元阵列，该单元阵列包含有多个存储体，该存储体是能于将数据写入至存储体的第一存储器单元时，从存储体的第二存储器单元读取数据。依据本专利技术，可高速读取适合对偶运算动作的数据。所述半导体装置还包含有单元阵列，该单元阵列包含有多个存储体，该存储体能于将数据写入至存储体的第一存储器单元时，从存储体的第二存储器单元读取数据；以及感测放大器，设置于每个所述存储体中，并通过所述读取数据总线从所述存储器单元读取数据。依据本专利技术，即使于每个存储体设置读取用的感测放大器，亦能使用屏蔽线将数据高速地写入至存储器单元。所述半导体装置还包含有单元阵列，该单元阵列包含有多个存储体，该存储体能于将数据写入至存储体的第一存储器单元时，从存储体的第二存储器单元读取数据，且所述读取数据总线设置于每个所述存储体中。依据本专利技术，即使于每个存储体设置读取数据总线，由于使用读取数据总线的屏蔽线，故能高速地将数据写入至存储器单元。所述存储器装置还包含有单元阵列，该单元阵列包含有多个存储体，该存储体能于将数据写入至存储体的第一存储器单元时，从存储体的第二存储器单元读取数据；以及选择电路，产生用以选择所述存储体的选择信号。依据本专利技术，能选择将数据高速写入的存储体。所述半导体装置还包含有开关，在预定写入时，将所述第一写入放大器连接至所述读取数据总线。依据本专利技术，能将第一写入放大器连接至读取数据总线，并将数据高速地写入至存储器单元。所述半导体装置还包含有开关，在预定写入时，将所述第三写入放大器连接至所述屏蔽线。依据本专利技术，能将第三写入放大器连接至屏蔽线，并将数据高速地写入至存储器单元。所述半导体装置还包含有单元阵列，该单元阵列包含有多个存储体，该存储体能于将数据写入至存储体的第一存储器单元时，从存储体的第二存储器单元读取数据；以及开关，用以选择所述多个存储体中连接至所述读取数据总线的存储体。依据本专利技术，能将各存储体内的存储器单元连接至读取数据总线。所述半导体装置还包含有单元阵列，该单元阵列包含有多个存储体，该存储体能于将数据写入至存储体的第一存储器单元时，从存储体的第二存储器单元读取数据；以及开关，在预定写入时，选择所述多个存储体中连接至所述屏蔽线的存储体。依据本专利技术，能将各存储体内的存储器单元连接至屏蔽线。所述读取数据总线是由比所述写入数据总线还多的数据总线所构成。依据本专利技术，于丛发式或分页式的情况中，由于使用比写入数据总线还多的读取数据总线，故能本文档来自技高网...

【技术保护点】
一种半导体装置，包含有：写入数据总线，用以将数据写入至存储器单元；读取数据总线，用以从所述存储器单元读取数据；以及第一写入放大器，在预定写入时，通过所述读取数据总线将数据写入至所述存储器单元。

【技术特征摘要】
【国外来华专利技术】1.一种半导体装置，包含有写入数据总线，用以将数据写入至存储器单元；读取数据总线，用以从所述存储器单元读取数据；以及第一写入放大器，在预定写入时，通过所述读取数据总线将数据写入至所述存储器单元。2.如权利要求1所述的半导体装置，其中，所述半导体装置还包含有第二写入放大器，该第二写入放大器在预定写入时，通过所述写入数据总线将数据写入至所述存储器单元。3.如权利要求1或2所述的半导体装置，其中，所述半导体装置还包含有屏蔽线，用以屏蔽所述读取数据总线；以及第三写入放大器，在预定写入时，通过所述屏蔽线将数据写入至所述存储器单元。4.一种半导体装置，包含有屏蔽线，用以屏蔽从存储器单元读取数据的读取数据总线；以及第三写入放大器，在预定写入时，通过所述屏蔽线将数据写入至所述存储器单元。5.如权利要求4所述的半导体装置，其中，所述半导体装置还包含写入数据总线，该写入数据总线用以将数据写入至所述存储器单元。6.如权利要求1至3中任一项所述的半导体装置，其中，所述半导体装置还包含第一感测放大器，该第一感测放大器通过所述读取数据总线从所述存储器单元读取验证数据。7.如权利要求1至3中任一项所述的半导体装置，其中，所述半导体装置还包含有第二感测放大器，该第二感测放大器通过所述写入数据总线从所述存储器单元读取验证数据。8.如权利要求3至5中任一项所述的半导体装置，其中，所述半导体装置还包含有第三感测放大器，该第三感测放大器通过所述屏蔽线从所述存储器单元读取验证数据。9.如权利要求1至4中任一项所述的半导体装置，其中，所述半导体装置还包含有感测放大器，该感测放大器通过所述读取数据总线从所述存储器单元读取数据。10.如权利要求1至9中任一项所述的半导体装置，其中，所述半导体装置还包含有单元阵列，该单元阵列包含有多个存储体，所述存储体能在将数据写入至存储体的第一存储器单元时，从存储器的第二存储器单元读取数据。11.如权利要求3至5中任一项所述的半导体装置，其中，所述半导体装置还包含有单元阵列，该单元阵列包含有多个存储体，所述存储体能在将数据写入至存储体的第一存储器单元时，从存储体的第二存储器单元读取数据；以及感测放大器，设置于每个所述存储体，并通过所述读取数据总线从所述存储器单元读取数据。12.如权利要求3至5中任一项所述的半导体装置，其中，所述半导体装置还包含有单元阵列，该单元阵列是包含有多个存储体，所述存储体能在将数据写入至存储体的第一存储器单元时，从存储体的第二存储器单元读取数据；并且所述读取数据总线设置于每个所述存储体。13.如权利要求1至9中任一项所述的半导体装置，其中，所述半导体装置还包含有单元阵列，该单元阵列包含有多个存储体，所述存储体能在将数据写入至存储体的第一存储单元时，从存储体的第二存储器单元读取数据；以及选择电路，用以产生选择所述存储体的选择信号。14.如权利要求...

【专利技术属性】
技术研发人员：黑崎一秀，
申请(专利权)人：斯班逊有限公司，斯班逊日本有限公司，
类型：发明
国别省市：US[美国]