半导体元件及其制作方法技术

技术编号：30823228 阅读：31 留言：0更新日期：2021-11-18 12:11

本发明专利技术公开一种半导体元件及其制作方法，其中该半导体元件包括一基底、一鳍状结构位于该基底上，该鳍状结构包含一第一部分以及一第二部分、一第一浅沟隔离位于该第一部分及该第二部分之间，并且具有一上凹表面、两第一介质层，分别沿着该第一部分及该第二部分的侧壁覆盖至邻接该上凹表面，以及一第一栅极结构位于该第一部分以及该第二部分之间。该栅极结构包括一第一高介电常数介电层，位于该两第一介质层上并且直接接触该上凹表面、一第一功函数金属层，位于该第一高介电常数金属层上，以及一第一低阻抗金属层，位于该第一功函数金属层上。上。上。

全部详细技术资料下载

【技术实现步骤摘要】
半导体元件及其制作方法
[0001]本申请是中国专利技术专利申请(申请号：201510843189.5，申请日：2015年11月26日，专利技术名称：半导体元件及其制作方法)的分案申请。

[0002]本专利技术涉及一种制作半导体元件的方法，尤其是涉及一种于鳍状结构与鳍状结构之间制作浅沟隔离的方法。

技术介绍

[0003]近年来，随着场效晶体管(field effect transistors,FETs)元件尺寸持续地缩小，现有平面式(planar)场效晶体管元件的发展已面临制作工艺上的极限。为了克服制作工艺限制，以非平面(non
‑
planar)的场效晶体管元件，例如鳍状场效晶体管(fin field effect transistor,Fin FET)元件来取代平面晶体管元件已成为目前的主流发展趋势。由于鳍状场效晶体管元件的立体结构可增加栅极与鳍状结构的接触面积，因此，可进一步增加栅极对于载流子通道区域的控制，从而降低小尺寸元件面临的漏极引发能带降低(drain induced barrier lowering,DIBL)效应，并可以抑制短通道效应(short channel effect,SCE)。再者，由于鳍状场效晶体管元件在同样的栅极长度下会具有更宽的通道宽度，因而可获得加倍的漏极驱动电流。甚而，晶体管元件的临界电压(threshold voltage)也可通过调整栅极的功函数而加以调控。
[0004]在现行的鳍状场效晶体管元件制作工艺中，鳍状结构经由分割后通常会填入绝缘物形

【技术保护点】

【技术特征摘要】
1.一种半导体元件，包括:基底；鳍状结构，位于该基底上，该鳍状结构包含第一部分以及第二部分；第一浅沟隔离，位于该第一部分及该第二部分之间，并且具有上凹表面；两第一介质层，分别沿着该第一部分及该第二部分的侧壁覆盖并且邻接该上凹表面；以及第一栅极结构，位于该第一浅沟隔离上，其中该栅极结构包括:第一高介电常数介电层，直接接触该两第一介质层以及该第一浅沟隔离的该上凹表面；第一功函数金属层，位于该第一高介电常数金属层上；以及第一低阻抗金属层，位于该第一功函数金属层上。2.如权利要求1所述的半导体元件，其中:该第一高介电常数介电层的U型延伸部分位于该两第一介质层之间；该第一功函数金属层的U型延伸部分填入该第一高介电常数介电层的该U型延伸部分中；以及该第一低阻抗金属层的延伸部分填入该第一功函数金属层的该U型延伸部分中。3.如权利要求1所述的半导体元件，另包括:两第二浅沟隔离，分别位于该第一部分以及该第二部分相对于该第一浅沟隔离的一侧，其中该第一浅沟隔离的该上凹表面低于该两第一浅沟隔离的表面。4.如权利要求1所述的半导体元件，另包括:两第二栅极结构，分别位于该栅极结构两侧的该第一部分以及该第二部分上，其中该两第二栅极结构分别包括:第二高介电常数介电层；第二功函数金属层，位于该第二高介电常数金属层上；以及第二低阻抗金属层，位于该第二功函数金属层上；以及两第二介质层，分别位于该两第二栅极结构的该第二高介电常数介电层与该第一部分和该第二部分之间，其中该两第一介质层与该两第二介质层包括相同材料。5.如权利要求1所述的半导体元件，其中该第一浅沟隔离包括两突起部位于...

【专利技术属性】
技术研发人员：曾奕铭，梁文安，黄振铭，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：

全部详细技术资料下载我是这个专利的主人