包括用于编程时间缩减的低电流预编程的RERAM编程方法技术

一种用于对电阻式随机存取存储器(ReRAM)单元进行编程的方法，包括在第一时间段内使第一电流通过ReRAM器件，第一电流被选择成形成通过ReRAM器件的泄漏路径，以及在使第一电流通过ReRAM器件之后，在短于第一时间段的第二时间段内使第二电流通过ReRAM器件，第二电流被选择成形成通过穿过ReRAM器件的泄漏路径的具有期望电阻的电流路径。具有期望电阻的电流路径。具有期望电阻的电流路径。

【技术实现步骤摘要】
【国外来华专利技术】包括用于编程时间缩减的低电流预编程的RERAM编程方法

技术介绍

[0001]电阻式随机存取存储器(ReRAM)存储器单元使用ReRAM器件形成。ReRAM器件包括由固体电解质层隔开的两个导电电极，其中一个用作离子源。为了对ReRAM器件进行编程，在两个电极之间施加编程电势，该电势的极性和量值会导致离子源电极的离子迁移到固体电解质层中并在两个电极之间形成导电路径。通过在两个电极之间施加擦除电势来擦除ReRAM器件，该擦除电势具有与编程电势相反的极性以及使离子从固体电解质层迁移回到离子源电极以消除两个电极之间的导电路径的量值。
[0002]现在参见图1，示意图示出了代表性ReRAM单元10。ReRAM存储器单元10包括与第一串联连接的选择晶体管14和第二串联连接的选择晶体管16串联连接的ReRAM器件12。存储器单元10耦接在ReRAM器件12的一个端子连接到的位线(BL)18和选择晶体管16的源极连接到的源极线(SL)20之间。在某些实施方案中，源极线20可以是多个存储器单元10所共用的。选择晶体管14和16的栅极一起连接到字线22。在此类存储器单元10的阵列中，位线18和源极线20通常在阵列的列方向上延伸，而字线22通常在阵列的行方向上延伸。本领域的普通技术人员将理解，一些ReRAM存储器单元仅采用单个选择晶体管，而不是第一串联连接的选择晶体管14和第二串联连接的选择晶体管16。
[0003]现在参考图2，曲线图示出了典型的现有技术ReRAM编程IV曲线，其示出了ReRAM编程事件的简化表示。编程电压施加在位线18和源极线20之间，并且在图2中由x轴上的VBL表示。y轴示出了编程电流。从图2中可以看出，电流随着VBL电压接近2V而逐渐上升，然后快速上升到由经由字线22施加到选择晶体管14的栅极驱动电压确定的稳定电平。
[0004]现在参见图3，示意图示出了ReRAM存储器单元的代表性现有技术阵列30。出于说明的目的，阵列30被示出为具有三行和三列。系列中的普通技术人员将会知道，任意尺寸的系列均在本专利技术的范围内。
[0005]阵列30的第一行包括虚线内部所示的ReRAM存储器单元30
‑
00、30
‑
01和30
‑
02。阵列30的第二行包括虚线内部所示的ReRAM存储器单元30
‑
10、30
‑
11和30
‑
12。阵列30的第三行包括虚线内部所示的ReRAM存储器单元30
‑
20、30
‑
21和30
‑
22。阵列30的第一列包括ReRAM存储器单元30
‑
00、30
‑
10和30
‑
20。阵列30的第二列包括ReRAM存储器单元30
‑
01、30
‑
11和30
‑
21。阵列30的第三列包括ReRAM存储器单元30
‑
02、30
‑
12和30
‑
22。
[0006]阵列的第一列中的ReRAM存储器单元30
‑
00、30
‑
10和30
‑
20连接在位线(BL)18
‑
0与阵列的公共源极线(SL)20之间。阵列的第二列中的ReRAM存储器单元30
‑
01、30
‑
11和30
‑
21连接在位线(BL)18
‑
1和公共源极线(SL)20之间。阵列的第三列中的ReRAM存储器单元30
‑
02、30
‑
12和30
‑
22连接在位线(BL)18
‑
2和公共源极线(SL)20之间。
[0007]阵列的第一行中的ReRAM存储器单元30
‑
00、30
‑
01和30
‑
02中的选择晶体管14
‑
00、14
‑
01、14
‑
02、16
‑
00、16
‑
01和16
‑
02的栅极分别连接到字线(WL0)22
‑
0。阵列的第二行中的ReRAM存储器单元30
‑
10、30
‑
11和30
‑
12中的选择晶体管14
‑
10、14
‑
11、14
‑
12、16
‑
10、16
‑
11和16
‑
12的栅极分别连接到字线(WL1)22
‑
1。阵列的第三行中的ReRAM存储器单元30
‑
20、30
‑
21和30
‑
22中的选择晶体管14
‑
20、14
‑
21、14
‑
22、16
‑
20、16
‑
21和16
‑
22的栅极分别连接到字
线(WL2)22
‑
2。
[0008]存储器阵列30的操作由存储器控制器32指示，该存储器控制器向位线解码器34提供地址，该位线解码器用于驱动和感测位线18
‑
0、18
‑
1和18
‑
2。由存储器控制器32指导的字线解码器36将字线22
‑
0、22
‑
1和22
‑
2驱动到使阵列中的存储器单元能够以各种操作模式操作所必需的电压。由存储器控制器32指导的源极线驱动器38(连接未示出)控制公共源极线20处的电压，该公共源极线通常在编程和读取操作期间接地并且在擦除操作期间连接到擦除电势。存储器控制器32、位线控制器34、字线控制器36和源极线驱动器38的内部电路易于由了解存储器阵列控制电路和在本文阐述的各种操作模式期间需要施加到存储器单元的各种电势的本领域的普通技术人员配置。
[0009]为了更好地理解ReRAM单元的编程时间的变化，ReRAM编程脉冲可以被认为涉及三个周期，如图4所示，其示出了ReRAM单元电流，在编程期间表示为I
ReRAM
，其与均用于编程的字线电压VWL和位线电压VBL并联。在附图标号44处，第一时间段T
stress
是电介质受到应力直到其失效时的应力时间段。T
stress
在施加编程电压VWL和VBL时开始，并且在编程电流开始快速增大的时间段T
form
结束。紧接在T
stress
之后的第二时间段T
form
是金属长丝在固体电解质层中形成的时间，并且当ReRAM器件上的电压已经塌缩到其最小值并且图4所示的ReRAM单元电流I
...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于对包括ReRAM存储器器件的电阻式随机存取存储器(ReRAM)单元进行编程的方法，所述方法包括：在第一时间段内生成预编程脉冲，所述预编程脉冲在所述第一时间段内使第一电流通过所述ReRAM器件，所述第一电流被限制为被选择成形成穿过所述ReRAM器件的泄漏路径的第一量值；以及在所述第一时间段已经终止之后，生成编程脉冲，所述编程脉冲在短于所述第一时间段的第二时间段内使被限制为大于所述第一量值的第二量值的第二电流通过所述ReRAM器件，所述第二量值被选择成形成穿过所述ReRAM器件的电流路径。2.根据权利要求1所述的方法，还包括：在所述第二时间段内使所述第二电流通过所述ReRAM器件之后确定所述ReRAM器件的电阻；以及只有当所述ReRAM器件的所确定的电阻高于预定阈值时，重复使所述第二电流通过所述ReRAM器件。3.一种用于对电阻式随机存取存储器(ReRAM)单元进行编程的方法，所述电阻式随机存取存储器单元包括ReRAM器件和串联连接在位线与源极线之间的至少一个选择晶体管，所述至少一个选择晶体管具有连接到字线的栅极，所述方法包括：在所述位线与所述源极线之间施加编程电势；将第一电压脉冲施加到所述字线，所述第一电压接通所述至少一个选择晶体管以使被限制为第一量值的第一电流流过所述ReRAM器件，所述第一量值被选择成形成穿过固体电解质层的泄漏路径；在将所述第一电压脉冲施加到所述字线之后将第二电压脉冲施加到所述字线，所述第二电压脉冲的量值高于所述第一电压，所述第二电压脉冲接通所述至少一个选择晶体管，以使被限制为高于所述第一量值的第二量值的第二电流流过所述ReRAM器件，所述第二量值被选择成形成通过穿过所述固体电解质层的所述泄漏路径跨所述ReRAM单元具有期望电阻的电流路径；以及其中所述第一电压脉冲具有大于所述第二电压脉冲的宽度。4.根据权利要求3所述的方法，还包括：(a)在所述第二电压脉冲结束之后确定所述ReRAM单元的所述电阻；(b)如果所述ReRAM单元的所确定的电阻高于预定阈值，则将附加的第二电压脉冲施加到所述字线并重复步骤(a)；(c)如果所述ReRAM单元的所确定的电阻不高于所述预定阈值，则终止所述方法。5.根据权利要求3所述的方法，其中所述第一电压脉冲具有在约10微秒至约1毫秒范围内的宽度，并且所述第二电压脉冲具有在约1微秒至约10微秒范围内的宽度。6.根据权利要求3所述的方法，其中所述第一电压脉冲具有约100微秒的宽度，并且所述第二电压脉冲具有约1微秒的宽度。7.根据权利要求3所述的方法，其中第一值介于约1微安和约100微安之间。8.根据权利要求3所述的方法，其中第二值介于约100微安和约1毫安之间。9.在每个包括ReRAM器件的电阻式随机存取存储器(ReRAM)存储器单元阵列中，一种用
于编程的方法包括：在第一时间段内使第一电流同时通过所选择的第一多个ReRAM存储器单元中的每个中的所述ReRAM器件，所述第一电流被限制为被选择成在所选择的第一多个ReRAM存储器单元中的每个中形成穿过所述ReRAM器件的泄漏路径的第一量值；选择第二多个ReRAM存储器单元，所述第二多个是所述第一多个ReRAM存储器的子集；在使所述第一电流通过所选择的第一多个ReRAM存储器单元中的每个中的所述ReRAM器件之后，在短于所述第一时间段的第二时间段内使第二电流同时通过所述第二多个ReRAM存储器单元中的每...

【专利技术属性】
技术研发人员：薛丰良，F，
申请(专利权)人：微芯片技术股份有限公司，
类型：发明
国别省市：