非挥发性记忆体阵列制造技术

本发明专利技术有关于一种非挥发性记忆体阵列，包括Ｎ条位元线、Ｍ条第一字元线、Ｍ×Ｎ个第一记忆胞、一第二字元线、Ｎ个第二记忆胞、一感测放大器、Ｎ个第一电晶体、Ｎ个第二电晶体以及一致能线，其中Ｍ及Ｎ为自然数。第二记忆胞以及第一电晶体用以控制相应位元线与感测放大器间开路与否，第二电晶体以及致能线则用以控制非挥发性记忆体阵列测试结果的写入。本发明专利技术能够在第一次晶圆测试阶段将功能错误的位元线与感测放大器之间形成开路，以省略激光锻烧以及二次晶圆测试的步骤。

【技术实现步骤摘要】

本专利技术涉及一种非挥发性记忆体阵列，特别是涉及一种无热熔丝的非 挥发性记忆体阵列。
技术介绍
10 非挥发性记忆元件，例如快闪记忆体，包括一可以储存电荷的悬浮闸极以及电荷出入控制单元。快闪记忆体可以应用在电脑中的基本输出入系统(BI0S)，高密度非挥发性记忆体阵列的应用范围则包括可携式终端设备 中的大容量记忆装置、固态相机以及个人电脑的界面卡等。非挥发性记忆 体阵列具有许多优点，例如快速存取时间、低功率损耗且强固耐用。非挥15 发性记忆体阵列在制造完成后需经过测试，对于有瑕疯的记忆单元，必须加以修复或隔离，以避免影响到整个非挥发性记忆体阵列。现有的非挥发性记忆体阵列如图1所示。如图1所示，非挥发性记忆体阵列包括感测放大器101、金属熔丝103、位元线105、第一字元线111以及记忆胞113。其中，每一位元线105均经由一金属熔丝103而和感测放 20大器101电性连接。字元线111和位元线105交错排列并经由位先线105和字元线111来控制记忆胞113。由于每一条位元线的架构均相同，现以位元线105a及其相应的电路为范例作说明。由图l可知，位元线105a、经由金属熔丝103a和感测放大器117电性连4妻，M条字元线111与位元线105a以控制m个记忆月包113a。记忆月包113a 25 的功能为储存资料，并且将储存之资料放置于位元线105a上，金属熔丝103a将位元线105a上的信号传达至感测放大器117，以利感测放大器117放大位元线上的信号。当非挥发性记忆体阵列制作完成时，通常会有一晶圓测试程序以测试 位元线105a,若是晶圓测试机台侦测到位元线105a功能错误，会以激光锻30 烧的手段将金属熔丝103a烧断，将位元线105a与感测放大器117之间开 路，使位元线105a无法被使用，以避免位元线105a的功能错误干扰到非 挥发性记忆体阵列的整体运作。然而，采用激光锻烧的手法进行非挥发性记忆体阵列的修复需增加了 许多测试上的程序，例如，首先需要第一次晶圓测试步骤(circuit probing)35 以测试位元线105好坏，接着，则是将功能错误的位元线105a以激光锻烧 金属熔丝103a部份。最后，必须再进行第二次的晶圓测试步骤以确认该激 光锻烧是否成功在位元线105a及感测放大器117之间形成开路。这些步骤使得晶圓测试变得较为复杂 所以需要一个新的非挥发性记忆体阵列架构，能将功能异常的位元线 与感测放大器形成开路，并简化非挥发性记忆体阵列的测试。由此可见，上述现有的非挥发性记忆体阵列在结构与使用上，显然仍5 存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相 关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被 发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相 关业者急欲解决的问题。因此如何能创设一种新型的一 种非挥发性记忆 体阵列，便成为当前业界极需改进的目标。10 有鉴于上述现有的非挥发性记忆体阵列存在的缺陷，本专利技术人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积 极加以研究创新，以期创设一种新型的一种非挥发性记忆体阵列，能 够改进一般现有的非挥发性记忆体阵列，使其更具有实用性。经过不断的 研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的15 本专利技术。
技术实现思路
本专利技术的目的在于，克服现有的非挥发性记忆体阵列存在的缺陷，而 提供一种新型的一 种非挥发性记忆体阵列，所要解决的技术问题是使 20 其能够在第一次晶圆测试阶段将功能错误的位元线与感测放大器之间形成 开^^，以省略激光锻烧以及二次晶圓测试的步骤，从而更加适于实用。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出的一种非挥发性记忆体阵列，其至少包括N条位元线及M条第 一字元线成交错排列以控制MxN个第一记忆胞，其中M及N为自然数；一 25第二字元线跨过该些位元线；N个修复电路；以及一感测放大器，其中每一 该些修复电路电性连接一位元线、该第二字元线及该感测放大器。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。 前述的非挥发性记忆体阵列，其中所述的每一个修复电路，至少包括 一第二记忆胞；30 —第一电晶体，该第一电晶体的源/汲极分别电性连接该位元线以及该感测放大器，该第一电晶体的闸极则电性连接该第二记忆胞；以及一第二电晶体，该第二电晶体的第 一源/汲极分别电性连接该第二记忆 胞、该第一电晶体闸极，该第二电晶体的第二源/汲极电性连接该感测放大器。35 前述的非挥发性记忆体阵列，其中所述的第二记忆胞为储存元件。前述的非挥发性记忆体阵列，其中所述的储存元件至少包括一第三电晶体以及一储存电容，该第二字元线连接至每一该些第三电晶体闸极。前述的非挥发性记忆体阵刊，其更包括至少一条致能线，连接于该些 第二电晶体闸极，用以控制该非挥发性记忆体阵列测试结果的写入。前迷的非挥发性记忆体阵列，其除错方法包括如下步骤5 关闭该些第一电晶体及该些第二电晶体；自该第二字元线写入一第一电位在该些第二记忆胞以开启该些第一电晶体；藉由自动测试装置量测由该感测放大器所放大的该些位元线信号；以及10 连接至少一该致能线在该些第二电晶体闸极，写入第一电位至至少一该致能线以开启该第二电晶体，使得该自动测试装置得以分别写入第一电 位或第二电位至该些第二记忆胞以分别控制该些第一电晶体的开启与关本专利技术的目的及解决其技术问题还采用以下技术方案来实现的。依据 ^ 本专利技术提出的一种一种修复电路，适用于非挥发性记忆体阵列，非挥发性 记忆体阵列包括字元线、位元线及由字元线及位元线控制的第一记忆胞，其 至少包括 一第二字元线，该第二字元线跨过该位元线； 一第二记忆胞，电 性连接该第二字元线； 一第一电晶体，该第一电晶体的源/汲极分别电性连 接一位元线以及一感测放大器，该第 一电晶体的闸极则电性连接该第二记 2() 忆胞； 一第二电晶体，该第二电晶体的第一源/汲极分别电性连接该第二 记忆胞、该第一电晶体闸极，该第二电晶体的第二源/汲极电性连接该感测 放大器。前述的修复电路，其中所述;第二;己忆胞为储存元件。'^ 25 前述的修复电路，其中所述的储存元件至少包括一第三电晶体以及一储存电容，该第二字元线连接至每一该些第三电晶体闸极。前述的修复电路，其更包括一致能线，连接于该第二电晶体的闸极。 本专利技术与现有技术相比具有明显的优点和有益效果。由以上可知，为了达到上述目的，本专利技术提供了一种非挥发性记忆体阵列结构，此非挥发性 加记忆体阵列结构包括N条位元线及M条第一字元线成交错排列以控制M x N个第一记忆胞，其中M及N为自然数；N个修复电路；以及一感测放大器。修复电路一端连接感测放大器，另一端连接点分别连接一位元线及第二字元线。每一修复电路包括一第二字元线； 一第二记忆胞； 一第一电晶体；一 ^第二电晶体。其中，第一电晶体的源/波极分别电性连接一相应位元线以及感测放大器，闸极则电性连接一第二记忆胞的一端，第二记忆胞另一端'刖电性连接于跨过位元线的第二字元线；第二电晶体的源/汲极分别电性连接相应的第二记忆胞以及感测放大器。.而。此外，更可包括一致能线电性连 接每 一 第二电晶本文档来自技高网...

【技术保护点】
一种非挥发性记忆体阵列，其特征在于至少包括：Ｎ条位元线及Ｍ条第一字元线成交错排列以控制Ｍ×Ｎ个第一记忆胞，其中Ｍ及Ｎ为自然数；一第二字元线跨过该些位元线；Ｎ个修复电路；以及一感测放大器，其中每一该些修复电路电性连接一位元线、该第二字元线及该感测放大器。

【技术特征摘要】
1、一种非挥发性记忆体阵列，其特征在于至少包括N条位元线及M条第一字元线成交错排列以控制M×N个第一记忆胞，其中M及N为自然数；一第二字元线跨过该些位元线；N个修复电路；以及一感测放大器，其中每一该些修复电路电性连接一位元线、该第二字元线及该感测放大器。2、根据权利要求1所述的非挥发性记忆体阵列，其特征在于其中所述的每一个修复电路，至少包括 一第二记忆胞；一第 一电晶体，该第 一电晶体的源/汲极分别电性连接该位元线以及该 感测放大器，该第一电晶体的闸极则电性连接该第二记忆胞；以及 15 —第二电晶体，该第二电晶体的第一源/汲极分别电性连接该第二记忆月包、该第一电晶体闸极，该第二电晶体的第二源/汲极电性连接该感测放大器。3、根据权利要求2所述的非挥发性记忆体阵列，其特征在于其中所述 的第二记忆胞为储存元件。4 、根据权利要求3所述的非挥发性记忆体阵列，其特征在于其中所述的储存元件至少包括一第三电晶体以及一储存电容，该第二字元线连接至 每一该些第三电晶体闸极。5、 根据权利要求2所述的非挥发性记忆体阵列，其特征在于其更包括 至少一条致能线，连接于该些第二电晶体闸极，用以控制该非挥发性记忆25 体阵列测试结果的写入。6、 根据权利要求5所述的非挥发性记忆体阵列的除错方法，其特征在 于其包括如下步骤关闭该些第一电晶体及该些第二电晶体；自该第二字元线写入一第一电位在...

【专利技术属性】
技术研发人员：陈德威，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]