集成组合件以及形成集成组合件的方法技术

本申请案涉及集成组合件以及形成集成组合件的方法。一些实施例包含一种其中形成交替的第一和第二级的第一堆叠的方法。所述第一和第二级中的至少一些被配置成台阶。所述台阶中的每一者具有所述第二级中的一者和所述第一级中的一者。蚀刻终止材料和衬层形成于所述堆叠之上。第一材料形成于所述蚀刻终止材料之上。开口形成为延伸穿过所述第一材料到所述蚀刻终止材料。牺牲材料形成于所述开口内。第二堆叠形成于所述第一堆叠之上。第二材料形成于所述第一材料之上。导电层形成于所述第一级内。额外开口形成为延伸到所述牺牲材料，且接着延伸穿过所述牺牲材料，到所述台阶内的所述导电层。一些实施例包含集成组合件。一些实施例包含集成组合件。一些实施例包含集成组合件。

【技术实现步骤摘要】
集成组合件以及形成集成组合件的方法


[0001]集成式组合件(例如存储器排列)，以及形成集成式组合件的方法。

技术介绍

[0002]存储器为电子系统提供数据存储。快闪存储器是一种类型的存储器，且大量用于现代计算机和装置中。举例来说，现代个人计算机可使BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用呈固态驱动器的快闪存储器来代替传统的硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使制造商能够提供针对增强特征远程升级装置的能力。
[0003]NAND可为快闪存储器的基本架构，且可配置成包括竖直堆叠的存储器单元。
[0004]在具体地描述NAND之前，可能有帮助的是更一般化地描述集成布置内的存储器阵列的关系。图1示出包含以下各项的现有技术装置1000的框图：存储器阵列1002，其具有布置成行和列的多个存储器单元1003；以及存取线1004(例如，用以传导信号WL0到WLm的字线)和第一数据线1006(例如，用以传导信号BL0到BLn的位线)。存取线1004和第一数据线1006可用于将信息传送到存储器单元1003且从所述存储器单元传送信息。行解码器1007和列解码器1008解码地址线1009上的地址信号A0到AX，以确定要存取存储器单元1003中的哪些存储器单元。感测放大器电路1015操作以确定从存储器单元1003读取的信息的值。I/O电路1017在存储器阵列1002与输入/输出(I/O)线1005之间传送信息的值。I/O线1005上的信号DQ0到DQN可表示从存储器单元1003读取或待写入到所述存储器单元中的信息的值。其它装置可通过I/O线1005、地址线1009或控制线1020与装置1000通信。存储器控制单元1018用以控制待对存储器单元1003执行的存储器操作，并且利用控制线1020上的信号。装置1000可分别在第一供应线1030和第二供应线1032上接收供应电压信号Vcc和Vss。装置1000包含选择电路1040和输入/输出(I/O)电路1017。选择电路1040可经由I/O电路1017对信号CSEL1到CSELn作出响应以选择第一数据线1006和第二数据线1013上的信号，所述信号可表示有待从存储器单元1003读取或有待被编程到存储器单元1003中的信息的值。列解码器1008可基于地址线1009上的A0到AX地址信号选择性地启动CSEL1到CSELn信号。选择电路1040可选择第一数据线1006和第二数据线1013上的信号以在读取和编程操作期间在存储器阵列1002与I/O电路1017之间实现通信。
[0005]图1的存储器阵列1002可以是NAND存储器阵列，且图2示出可用于图1的存储器阵列1002的三维NAND存储器装置200的示意图。装置200包括多串电荷储存装置。在第一方向(Z
‑
Z')上，每串电荷储存装置可包括例如彼此上下堆叠的三十二个电荷储存装置，其中每个电荷储存装置对应于例如三十二排(例如，层级0到层级31)中的一排。相应串的电荷储存装置可共享共同沟道区，例如形成在相应半导体材料(例如多晶硅)柱中的共同沟道区，电荷储存装置串围绕所述半导体材料柱形成。在第二方向(X
‑
X')上，多串中的每个第一群组，例如十六个第一群组可包括例如共享多个(例如，三十二个)存取线(即，“全局控制栅极
(CG)线”，也被称为字线WL)的八串。存取线中的每一者可耦合层内的电荷储存装置。当每个电荷储存装置包括能够存储两个信息位的单元时，由相同存取线耦合(且因此对应于相同层级)的电荷储存装置可被逻辑分组成例如两页，例如P0/P32、P1/P33、P2/P34等。在第三方向(Y
‑
Y')上，多串中的每个第二群组，例如八个第二群组可包括由八个数据线中的对应数据线耦合的十六串。存储器块的大小可包括1,024页，且总共约16MB(例如，16个字线x32层级*2位＝1,024页/块，块大小＝1,024页x16KB/页＝16MB)。串、层级、存取线、数据线、第一群组、第二群组和/或页的数目可比图2中所示出的那些数目更大或更小。
[0006]图3示出在X
‑
X'方向上的图2的3D NAND存储器装置200的存储器块300的横截面图，所述存储器块包含相对于图2描述的串的十六个第一群组中的一个第一群组中的十五串电荷储存装置。多串存储器块300可分组成多个子集310、320、330(例如，拼片列)，例如拼片列
I
、拼片列
j
和拼片列
K
，其中每个子集(例如，拼片列)包括存储器块300的“部分块”。全局漏极侧选择栅极(SGD)线340可耦合到所述多串的SGD。举例来说，全局SGD线340可经由多个(例如，三个)子SGD驱动器332、334、336中的对应子SGD驱动器耦合到多个(例如，三个)子SGD线342、344、346，其中每个子SGD线对应于相应子集(例如，拼片列)。子SGD驱动器332、334、336中的每个子SGD驱动器可独立于其它部分块的串的SGD而同时耦合或切断对应部分块(例如，拼片列)的串的SGD。全局源极侧选择栅极(source
‑
side select gate；SGS)线360可联接到多个串的SGS。举例来说，全局SGS线360可经由多个子SGS驱动器322、324、326中的对应子SGS驱动器耦合到多个子SGS线362、364、366，其中每一子SGS线对应于相应子集(例如，拼片列)。子SGS驱动器322、324、326中的每一个可独立于其它部分块的的串的SGS而同时耦合或切断对应部分块(例如，拼片列)的串的SGS。全局存取线(例如，全局CG线)350可耦合对应于多串中的每一串的相应排的电荷储存装置。每个全局CG线(例如，全局CG线350)可经由多个子串驱动器312、314和316中的对应子串驱动器耦合到多个子存取线(例如，子CG线)352、354、356。子串驱动器中的每个子串驱动器可独立于其它部分块和/或其它排的电荷储存装置而同时耦合或切断对应于相应部分块和/或排的电荷储存装置。对应于相应子集(例如，部分块)和相应排的电荷储存装置可包括“部分排”(例如，单个“拼片”)的电荷储存装置。对应于相应子集(例如，部分块)的串可耦合到子源372、374和376(例如，“拼片源”)中的对应子源，其中每一子源耦合到相应电源。
[0007]替代地，参考图4的示意性图示描述NAND存储器装置(存储器阵列)200。
[0008]存储器阵列200包含字线2021到202
N
，以及位线2281到228
M
。
[0009]存储器阵列200还包含NAND串2061到206
M
。每一NAND串包含电荷储存晶体管2081到208
N
。电荷储存晶体管可使用浮动栅极材料(例如，多晶硅)来存本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成集成组合件的方法，其包括：形成交替的第一和第二级的第一堆叠；所述第一级包括第一牺牲材料，且所述第二级包括绝缘材料；所述第一和第二级中的至少一些配置为台阶；所述台阶中的每一者包括在所述第一级中的相关联一者之上的所述第二级中的一者，且具有对应于所述第二级中的所述一个的上表面的上表面；在所述堆叠之上形成蚀刻终止材料；在所述蚀刻终止材料之上形成第一填充材料；形成第一开口以延伸穿过所述第一填充材料到所述蚀刻终止材料；在所述第一开口内形成第二牺牲材料；在所述第一堆叠之上形成第二堆叠；所述第二堆叠具有交替的第三和第四级；所述第三级包括所述第一牺牲材料，且所述第四级包括所述绝缘材料；所述第二堆叠不在所述台阶之上；在所述第一填充材料之上且邻近所述第二堆叠形成第二填充材料；去除所述第一牺牲材料，且在所述第一和第三级内形成导电层；所述台阶内的所述导电层具有上表面；形成第二开口以延伸穿过所述第二填充材料到所述第二牺牲材料；使所述第二开口延伸穿过所述牺牲材料和所述蚀刻终止材料，到所述台阶内的所述导电层的所述上表面；以及在所述经延伸的第二开口内形成导电互连件。2.根据权利要求1所述的方法，其中所述导电层是存储器阵列的栅极/布线层，且所述方法进一步包括使所述导电互连件与驱动器电路耦合。3.根据权利要求1所述的方法，其进一步包括在所述堆叠之上形成保护衬层，以及在所述保护衬层之上形成所述蚀刻终止材料。4.根据权利要求3所述的方法，其中所述保护衬层包括绝缘氧化物。5.根据权利要求3所述的方法，其中所述保护衬层包括SiO、AlO、HfO、ZrO和TaO中的一或多者；其中化学式指示主要组分而非特定化学计量。6.根据权利要求1所述的方法，其中所述第一和第二填充材料具有相对于彼此不同的成分。7.根据权利要求1所述的方法，其中所述第一和第二填充材料具有彼此相同的成分。8.根据权利要求7所述的方法，其中所述第一和第二填充材料包括二氧化硅。9.根据权利要求1所述的方法，其中所述蚀刻终止材料是绝缘的。10.根据权利要求1所述的方法，其中所述蚀刻终止材料是导电的。11.根据权利要求1所述的方法，其中所述蚀刻终止材料包括氧化铝。12.根据权利要求1所述的方法，其中所述蚀刻终止材料包括经碳掺杂的氮化硅。13.根据权利要求1所述的方法，其中所述蚀刻终止材料基本上由硅组成。14.根据权利要求1所述的方法，其中所述蚀刻终止材料包括钨。15.一种形成集成组合件的方法，其包括：形成交替的第一和第二级的第一堆叠；所述第一堆叠具有在存储器阵列区内的第一区，且具有在接近所述存储器阵列区的阶梯区内的第二区；所述第一级包括第一牺牲材料，
且所述第二级包括绝缘材料；所述第一和第二级中的至少一些配置为所述阶梯区中的台阶；所述台阶中的每一者包括在所述第一级中的相关联一者之上的所述第二级中的一者，且具有对应于所述第二级中的所述一者的上表面的上表面；在所述第一堆叠的所述第二区之上形成保护衬层；在所述第一堆叠的所述第二区之上以及所述保护衬层之上形成蚀刻终止材料；在所述台阶之上形成第一填充材料，所述第一填充材料是在所述蚀刻终止材料之上；形成第一开口以延伸穿过所述第一填充材料到所述蚀刻终止材料；在所述第一开口内形成第二牺牲材料；在所述第一堆叠之上形成第二堆叠；所述第二堆叠具有交替的第三和第四级；所述第三级包括所述第一牺牲材料，且所述第四级包括所述绝缘材料；所述第二堆叠具有在所述存储器阵列区内的第三区，且具有在所述阶梯区内的第四区；所述第二堆叠不在所述台阶之上；在所述第一填充材料之上且邻近所述阶梯区内的所述第二堆叠形成第二填充材料；去除所述第一牺牲材料，且在所述第一和第三级内形成导电材料；所述台阶内的所述导电材料配置为具有上表面的导电层；形成第...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：