Ⅵ族元素化合物存储单元的操作方法技术

一种Ⅵ族元素化合物存储单元的操作方法，其特征在于藉由施加一非结晶状态电流脉冲到该存储单元以重置该存储单元，以使得该存储单元中的一Ⅵ族元素化合物记忆体组件的一温度上升并高于一第一温度，且在一第一时间间隔中该Ⅵ族元素化合物存储单元的该温度维持高于一第二温度而低于该第一温度。然后，藉由施加一结晶状态电流脉冲到该存储单元以设定该存储单元，以使该Ⅵ族元素化合物记忆体组件的该温度上升并高于该第二温度，且在一第二时间间隔中该Ⅵ族元素化合物存储单元的该温度维持高于该第二温度，且该第二时间间隔大于该第一时间间隔。

【技术实现步骤摘要】

本专利技术是有关于一种半导体的操作方法，且特别是有关于一种VI族元 素化合物存储单元的操作方法。
技术介绍
可电写入及可电抹除的相变(phase change)材料在常用于记忆体元件结构状态为一般结晶^^-^;M吉晶状的:部秩序:其中ri&结晶状态是一^N) (phase)，在此一位相中材料的原子A/或电子形成重复的栅状结构。反之，一般 非结晶状态的原子及/或电子是随机分布。而此一结构状态可在一局部秩序 的可察觉的结构状态范围中进行转换，此范围是在极端完整的结晶状态及 极端完整的非结晶状态之间。现今用于相变记忆体应用中，较佳使用的VI族元素化合物材料典型地 包含碲(tellurium)、石西(selenium)、锗(germanium)、 4弟(stibium)、铋、(bismuth)、 铅(plumbum)、锡(Stannum)、 砷(arsenic)、石克(sulfiir)、硅(silicon)及/或氧 (oxygen)等混合物。因为结构状态的范围，刚沉淀(as-deposited)的一给定化 学计量W族元素化合物材料可具有多变的整体导电性。 一般来说，当其状 态具有越高结晶状的局部秩序时，则此材料有越高的导电性。此外，此一材 料的导电性通过一给定电压及持续期间的电脉冲可被选择性地及重复性地 建立，称其为设定(setting)电压或是重置(resetting)电压。此导电性会保持稳 定，直到施加另一具可比较规模的设定电压或重设电压才会有所变化。更 进一步的说，此材料的导电性似乎在使用设定电压或重设电压的情况下进 行反转的变化，且并不依靠材料之前所存在的状态，换言之，就是缺乏磁滞 现象。在一非挥发性过度写入存储单元中，上述的材料可被用来储存及撷取 资讯。当使用不同设定电压或是重置电压以改变材料的导电性时，相对应 的导电性可由许多不同的方法区分出来，包括应用一相对较小的电压穿过 此存储单元中的材料的方法，但并不限于只有此一方法。举例来说，如果 使用两种不同的设定电压或是重置电压， 一存储单元可以储存或是撷取二进位编码数据中的一位元。因为VI族元素化合物材料能够维持其各自的导电性，所以存储单元是非挥发性的，且在此存储单元中，数据不需进行刷新(refresh)以维持数据储存。而存储单元可被直接过度写入的意思是，在储 存新数据再存储单元中时，并不需要进行数据抹除。我们知道VI族元素化合物相变记忆体并不容易整合到互补式金氧半导 体电路中，因为VI族元素化合物材料需要一相对较高的电流密度来改变其 状态。而减少VI族元素化合物部分的截面区域，可减少直接部分的电流需 求。然而，此一结构的发展及减少截面区域，与超小接触窗的制造方式及 将VI族元素化合物沉积到接触窗中的方法有关。其中 一种制造超小接触窗 的方法与使用 一介电薄膜相关,例如是一 间隙壁，以更进一步减少为影制程 上的限制，可参考美国专利第6,111,264号。此一技术可减少截面区域，但 是收缩比(shrinking ratio)却受到间隙壁厚度的限制。举例来说，如果孔洞 (pore)的直径为1600埃且间隙壁的厚度为400埃，则收缩区域比只有4: 1。 而最小的孔洞直径是由微影制程及间隙壁的厚度决定。所以，收缩比可被 限制。因此，在此情况下,很难缩小VI族元素化合物的部分。如果VI族元素 化合物的部分不能缩小，则需要更大的电流使得材料中的状态改变。而因 为需要较大的电流，相对的需要较大的功率来操作此一类型的存储单元阵 列。当孔洞的Mi各缩小时，会出现其他的问题。例如，孑L^于孑L(pore-to-pore)直径的 一致性会变差。此外，小的孔洞会受到VI族元素化合物的沉积制程的限制, 因为要将VI族元素合物材料沉积到微小的开口中是非常困难的。例如， 使用前述章节中的制程方法所形成的孔洞，间隙壁凸出的部分会部分或是 完全阻挡住孔洞,需更进一步在沉积制程中在可靠度方面进行妥协。另外， 如果孔洞的底部受到较差的覆盖，在其下方的电极将不会预期性的改变其 VI族元素化合物部分的位相。当施加一给定电流时，如果位相不能重复,则 存储单元将不能可靠地进行数据储存。因此，在习知技术的VI族元素化合物存储单元需要一种在相对较小的 电流下，可靠地进行数据储存的能力。更需要一种电极的制造方法，以在一 相对较小的结面区域中，制造出VI族元素化合物材质的接触窗。
技术实现思路
有鉴于此，本专利技术提出一种VI族元素化合物存储单元的操作方法,.以 重置及设定VI族元素化合物存储单元。其中，重置VI族元素化合物存储单元的方法，藉由施加一非结晶状态电流脉冲到存储单元，以使得存储单元中的VI族元素化合物记忆体组件的温度上升并高于第一温度。此非结晶状 态电流脉冲在第一时间间隔中，更进一步导致VI族元素化合物存储单元的4温度维持高于第二温度而低于第一温度。另一方面，设定VI族元素化合物 存储单元的方法，藉由施加一结晶状态电流脉冲到存储单元，以使VI族元 素化合物记忆体组件的温度上升并高于第二温度，且在第二时间间隔中VI族元素化合物存储单元的温度维持高于第二温度，且第二时间间隔大于第 一时间间隔。附图说明图1是绘示本专利技术一较佳实施例中VI族元素化合物存储单元阵列的一部分的示意图。图2 ~图6是绘示本专利技术一较佳实施例中VI族元素化合物存储单元前期的步骤的制造流程剖面图。图7~图12是绘示本专利技术一较佳实施例中形成下电极的制造力^呈剖面图。 图13是绘示在图12的结构上沉积一VI族元素化合物材料层及一字元线材料层后的剖面图。图14~图16是绘示形成字元线的制造流程剖面图。图17是绘示指出设定及重置VI族元素化合物记忆体的位置的剖面图。图18是绘示设定及重置VI族元素化合物存储单元的温度波形的示意图。阵列 55: VI族元素化合物存储单元171、 172:VI族元素化合物记忆体组件65:下电极50: 60、 70: 90、 105: 110: 120: 130: 145: 151: 153: 155: 160: 170: 175: 200: 220、隔离元件 91:字元线N+型膜层N-型膜层金属硅化物层氮化硅层高密度等离子氧化物较低的水平部分较高的水平部分氧化层沟渠VI族元素化合物材料层 字元线材料层 非结晶重置波形 230、 240:线条t:厚度80、 81、 107:位元线 100: P型基底107、 108、 109:位元线 P+型膜层 緩沖层 沟渠导体材料 垂直部分 表面氧化物间隙壁 高密度等离子氧化物 171、 172、 VI族元素化合物记忆体组件 176:字元线 210:结晶设定波形 Ta、 Tx、 Tm: t。 t2:时间106、 115: 125: 140: 150: 152: 154: 156: 165:w:宽度 具体实施例方式为让本专利技术的上述和其他目的、特征和优点能更明显易懂,下文特举较 佳实施例，并配合所附图式，作详细说明如下。无论在何处，相同或是相似 的部分都可能以有相同或是相似的数字出现在图式中及内文中。需要注意 的是,本文中的图式是简化图,而非以精确规格绘制。再本文所揭露的实施例 中,为了方便说明及清楚说明的目的,会使用 一些方向性用语,如顶部、底部、 左、右、上、下本文档来自技高网...

【技术保护点】
一种存储单元的操作方法，其特征在于其包括：藉由施加一非结晶状态电流脉冲到该存储单元以重置该存储单元，以使得该存储单元中的一Ⅵ族元素化合物记忆体组件的一温度上升并高于一第一温度，且在一第一时间间隔中该Ⅵ族元素化合物存储单元的该温度维持 高于一第二温度而低于该第一温度；以及藉由施加一结晶状态电流脉冲到该存储单元以设定该存储单元，以使该Ⅵ族元素化合物记忆体组件的该温度上升并高于该第二温度，且在一第二时间间隔中该Ⅵ族元素化合物存储单元的该温度维持高于该第二温度，且该第二 时间间隔大于该第一时间间隔。

【技术特征摘要】
US 2004-11-10 10/985,4811、一种存储单元的操作方法，其特征在于其包括藉由施加一非结晶状态电流脉冲到该存储单元以重置该存储单元，以使得该存储单元中的一VI族元素化合物记忆体组件的一温度上升并高于一第一温度，且在一第一时间间隔中该VI族元素化合物存储单元的该温度维持高于一第二温度而低于该第一温度；以及藉由施加一结晶状态电流脉冲到该存储单元以设定该存储单元，以使该VI族元素化合物记忆体组件的该温度上升并...

【专利技术属性】
技术研发人员：龙翔澜，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]