误差校正电路和方法、包含该电路的半导体存储装置制造方法及图纸

提供了一种误差校正电路、误差校正方法和包含该误差校正电路的半导体存储装置。误差校正电路包括：局部校正子发生器、第一和第二误差位置检测器、系数计算器和确定器。局部校正子发生器计算至少两个局部校正子。第一误差位置检测器使用部分局部校正子计算第一误差位置。系数计算器使用局部校正子计算误差位置方程的系数。确定器基于系数确定误差类型。第二误差位置检测器基于误差类型选择地计算第二误差位置。半导体存储装置包括：误差校正电路；ＥＣＣ编码器，基于信息数据产生编码的数据并通过将校正子数据和信息数据结合产生编码的数据；存储核，存储编码的数据。多比特ＥＣＣ性能被保持，并且可对预定（１或２）或更少数量的误差比特快速执行ＥＣＣ。

【技术实现步骤摘要】

本专利技术涉及误差校正，更具体地讲，涉及一种误差校正电路、误差校正 方法以及包含该误差校正电路的半导体存储装置。本申请要求于2006年8月25日提交到韩国知识产权局的第 10-2006-0080854号韩国专利申请的利益，该申请的公开通过引用全部包含于 此。
技术介绍
随着半导体存储装置的存储容量的增加，需要可以恢复存储单元 (memory cell)中的误差的误差校正电路。传统的误差校正电路可以被分为 使用冗余存储单元的电路和使用误差检查和校正(ECC)的电路。包含使用冗余存储单元的误差校正电路的半导体存储装置包括一般存储 单元和冗余存储单元，并且在写入和/或读取数据时，用冗余存储单元替换具 有误差的缺陷存储单元。使用冗余存储单元的误差校正电路通常用于动态随 机存取存储器(DRAM)。包含使用ECC的误差校正电路的半导体存储装置产生并存储冗余数据 (称为奇偶校验数据(parity data)或校正子数据(syndrome data))，并使用 冗余数据检测并校正数据比特中出现的误差。使用ECC的误差校正电路通常 用于只读存储器(ROM),尤其是常用于包含电可擦写可编程ROM (EEPROM)单元(cell)的闪存。图1是包含传统ECC电路120的半导体存储装置100的示意性框图。半 导体存储装置100包括存储核110、 ECC电路120以及主机接口和逻辑单元 130。存储核IIO是包括用于存储数据的存储单元阵列的块。ECC电路120包 括ECC编码器121和ECC解码器123。主机接口和逻辑单元130执行主机 200 (例如，移动装置中的控制器)和存储核110之间的数据交接(interface )。 主机接口和逻辑单元130可以将d比特并行lt据(这里，d，，为2或大于2的整数)发送到主机200或者从主机200接收d比特并行数据。ECC编码器121通过主机接口和逻辑单元130接收k比特数据，使用接 收到的k比特数据产生(n-k)比特的校正子数据，并将(n-k)比特校正子数据 加上k比特数据。因此，由接收到的k比特数据和(n-k)比特校正子数据构 成的n比特数据(可以被称为ECC字)被输入到存储核110中。当存储在存储核110中的数据被输出时，由k比特数据和(n-k)比特校 正子数据构成的ECC字被从存储核110中读出。ECC解码器123将ECC字 除以预定的模式数据(pattemdata),产生校正子数据，并使用校正子数据确 定是否存在误差。当确定存在误差时，ECC解码器123检测误差的位置，即， 具有误差的比特的位置，并校正该误差比特。误差比特的校正可以由半导体 存储装置100中的单元(例如，主机接口和逻辑单元130)中包含的误差校 正器或由主机200扭J亍。图2是示出传统误差校正的时序图。传统误差校正包括在时间TO和Tl 之间时间段Tt中的数据读取/校正子计算、时间Tl和T2之间的时间段Tcoeff 中的系数计算以及时间T2和T3之间的时间段Tcse中的误差位置计算。在数据读取/校正子计算过程中，ECC字(即，信息数据和校正子数据)被从存储单元阵列中读取，并且局部校正子So至S2n-i被计算。数据读取/校正子计算需要预定读取时间Tt。在系数计算过程中，计算用于产生误差位置 方程所需的系数cjo至cjn，并且需要预定的系数计算时间Tcoeff。在误差位置 计算过程中，求解误差位置方程以获得解，从而检测误差位置。误差位置计 算需要预定的误差位置计算时间Tcse。因此，误差校正周期(或ECC周期) 相应于时间段Tt、 Tcoeff和Tcse的和，并且不管误差比特的数量如何，几乎 总是为常数。用于多比特ECC的公知电路和方法具有很多缺点。例如，基于可校正的 误差比特数的最大数量来设计和实现传统ECC解码器。传统多比特ECC解 码器比单比特ECC解码器需要更多的处理时间。而且，误差校正周期直接和 数据存取时间(主机从半导体存储装置读取数据的时间)有关。结果，传统 多比特ECC电路和方法从存储器读取数据的速度显著变慢。因此，需要更快 的多比特ECC电^4口方法。
技术实现思路
本专利技术的实施例基于检测到的误差比特数，通过选择地执行可选误差位 置计算，降低数据读取时间并提高读取性能。本专利技术的实施例提供了一种误差校正电路，包括至少两个误差位置检 测器，被配置为并行操作，并具有不同的误差位置计算时间；确定器，被配 置为确定误差类型；主控制器，结合到所述至少两个误差位置检测器和所述 确定器上，所述主控制器被配置为基于误差类型和所述至少两个误差位置检 测器的输出来确定最终误差位置。本专利技术的另 一实施例提供了 一种包括上述误差校正电路的半导体存储装 置。所述半导体存储装置还可包括误差检查和校正(ECC)编码器，被配 置为基于信息数据生成校正子数据并通过将校正子数据加上信息数据来生成 误差校正编码的数据；存储核，结合到所述ECC编码器，被配置为存储所述 编码的数据。本专利技术的进一步实施例提供了一种误差校正方法，包括读取编码的数 据；使用所述编码的数据计算多个局部校正子；使用所述多个局部校正子计 算多个比特位置方程系数。附图说明通过参照附图对本专利技术的示例性实施例的详细描述，本专利技术的上述和其 他特点和优点将会变得更加清楚，其中图1是包括传统误差检查和校正(ECC)电路的半导体存储装置的示意 性框图；图2是示出传统误差校正的时序图；图3是根据本专利技术一些实施例的半导体存储装置的框图；图4是示出根据本专利技术一些实施例的图3中的ECC编码器的操作的逻辑图；图5是根据本专利技术一些实施例的误差校正方法的流程图；图6是根据本专利技术一些实施例示出如何在时域执行误差校正的时序图。具体实施方式以下，将参照附图更全面地描述本专利技术，其中，在附图中示出了本专利技术 的实施例。然而，本专利技术可以以4艮多不同的形式^皮实现，不应该被理解为限于这里阐述的实施例。相反，提供这些实施例是为了使本专利技术的公开更彻底 和完整，并且将本专利技术的范围全面传达给本领域的技术人员。在附图中，相 同的标号始终指示相同的部件。应该理解的是，当元件被称为连接或结合到另一元件时，该元件可 以直接连接或结合到其他元件，或者可存在中间元件。相反，当元件被称为直 接连接或直接结合到另一元件时，不存在中间元件。如这里所使用的，术 语和/或包括所列出的一个或多个相关术语的任何组合或所有组合，可以缩 写为/。图3是根据本专利技术一些实施例的半导体存储装置300的框图。半导体存 储装置300包括存储核310、误差检查和校正(ECC )电路320以及主机接口 和逻辑单元330。 ECC电路320被结合在存储核310与主机接口和逻辑单元 330之间。存储核310包括用于存储数据的存储单元阵列。存储单元阵列可包括(例 如)具有浮动栅极(floatinggate)的电可擦写可编程只读存储器(EEPROM) 单元，但是本专利技术不限于此。主积4妻口和逻辑单元330执行控制以及主才几200 (例如，移动装置或计 算机中的控制器)和ECC电路320之间的交接(interface)的緩冲。主机接 口和逻辑单元330可包括误差校正器(未示出)，所述误差校正器基于ECC 电路320执行的误差检测的结果校正编码的数据中的误差。主机接口本文档来自技高网...

【技术保护点】
一种误差校正电路，包括：　　　　至少两个误差位置检测器，被配置为并行操作并具有不同的误差位置计算时间；　　　　确定器，被配置为确定误差类型；　　　　主控制器，结合到所述至少两个误差位置检测器和所述确定器上，所述主控制器被配置为基于误差类型和所述至少两个误差位置检测器的输出来确定最终误差位置。

【技术特征摘要】
KR 2006-8-25 10-2006-00808541、一种误差校正电路，包括至少两个误差位置检测器，被配置为并行操作并具有不同的误差位置计算时间；确定器，被配置为确定误差类型；主控制器，结合到所述至少两个误差位置检测器和所述确定器上，所述主控制器被配置为基于误差类型和所述至少两个误差位置检测器的输出来确定最终误差位置。2、 如权利要求1所述的误差校正电路，还包括局部校正子发生器，被配置为使用误差校正编码的数据来计算至少两个 局部校正子；系数计算器，结合到所述局部校正子发生器上，被配置为使用所述至少 两个局部校正子来计算误差位置方程的系数， 其中，所述至少两个误差位置检测器包括第一误差位置检测器，结合到所述局部校正子发生器上，被配置为使用 所述至少两个局部^^正子的一部分来计算第一误差位置；第二误差位置检测器，结合到所述系数计算器上，被配置为基于误差类 型选择性地计算第二误差位置。3、 如权利要求2所述的误差校正电路，其中，所述误差类型是第一误差 类型和第二误差类型之一，其中，确定器基于计算出的误差位置方程的系数来确定误差类型。4、 如权利要求3所述的误差校正电路，其中，第一误差位置检测器被配 置为使用所述至少两个局部校正子中的一个来计算编码的翁:据中的一个误差 比特的位置，其中，第二误差位置检测器被配置为当误差类型是第二误差类型时，计 算编码的it据中的至少两个误差比特的位置。5、 如权利要求3所述的误差校正电路，其中，第一误差位置检测器被配 置为计算编码的数据中的两个或更少的误差比特的位置，其中，第二误差位置检测器被配置为当误差类型是第二误差类型时，计 算编码的数据中的至少三个误差比特的位置。6、 如权利要求3所述的误差校正电路，还包括误差校正器，结合到主 控制器上，被配置为基于第一误差位置和第二误差位置之一来校正编码的数 据。7、 如权利要求6所述的误差校正电路，其中，第二误差位置检测器被配 置为在误差类型是第一误差类型时不运行，其中，误差校正器被配置为当误 差类型时第一误差类型时，基于由第 一误差位置检测器计算出的第一误差位 置来校正编码的数据。8、 如权利要求6所述的...

【专利技术属性】
技术研发人员：任容兑，崔润浩，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[]